封装结构及其形成方法技术

提供一种封装结构及其形成方法。封装结构包括位于管芯上的介电层、重布线结构和导电端子。重布线结构包括位于介电层之中和之上的重布线层。重布线层包括通孔和导电板。通孔位于介电层中，并穿过介电层以连接到管芯。导电板位于通孔和介电层上，并通过通孔连接到管芯。导电端子通过重布线结构与管芯电连接。通孔是环形的。

Packaging structure and its forming method

【技术实现步骤摘要】
封装结构及其形成方法
本专利技术实施例涉及一种封装结构及其形成方法。
技术介绍
随着各种电子元件(例如是晶体管、二极管、电阻、电容等)的集成度持续地增加，半导体工业经历了快速成长。大体而言，集成度的增加是来自于最小特征尺寸(featuresize)不断地缩减，以允许更多的较小元件整合到一给定区域内。较小的电子元件需要面积比以往的封装更小的较小封装。半导体元件的其中一部分较小型的封装包括有四面扁平封装(quadflatpackages，QFPs)、引脚阵列(pingridarray，PGA)封装、球阵列(ballgridarray，BGA)封装等等。在封装工艺中，重布线结构的形成扮演着重要的角色。
技术实现思路
根据本公开的一些实施例，封装结构包括管芯、位于管芯上的介电层、RDL结构和导电端子。RDL结构包括位于介电层之中和之上的重布线层。重布线层包括通孔和导电板。通孔位于介电层中，并穿过介电层以连接到管芯。通孔是环形的。导电板位于通孔和介电层上，并通过通孔连接到管芯。导电端子通过RDL结构与管芯电连接。根据本公开的一些实施例，封装结构包括管芯、RDL结构和导电端子。RDL结构与管芯电连接。RDL结构包括具有第一通孔和第一导电板的第一重布线层。第一通孔穿过第一介电层以连接到管芯，第一导电板位于第一通孔和第一介电层上。第一通孔是弯曲的导线。导电端子通过RDL结构与管芯电连接。根据本公开的一些实施例，提供一种形成封装结构的方法，包括以下步骤。提供管芯。在管芯上形成介电层。在介电层之中和之上形成包括重布线层的RDL结构。形成导电端子，导电端子通过RDL结构电连接到管芯。形成RDL结构包括以下步骤。图案化介电层以形成穿过介电层的介层孔。介层孔是环形的。在介电层的介层孔中形成通孔。通孔连接到管芯。在通孔和介电层上形成导电板。导电板通过通孔连接到管芯。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。图1A至图1D是根据本公开第一实施例的形成封装结构的方法的示意性剖视图。图2A至图2N是根据本公开第一实施例的形成筏式(raft-type)重布线(redistributionlayer,RDL)结构的方法的示意性剖视图。图3A至图3B分别示出根据本公开第一实施例的筏式RDL结构的立体图。图4A是根据本公开第一实施例的筏式RDL结构的通孔和导电板的俯视图。图4B是根据本公开第一实施例的筏式RDL结构的导电板的俯视图及对应所述俯视图的线III-III'的剖视图。图5A至图5C分别示出根据本公开第一实施例的筏式RDL结构的通孔的俯视图。图6A至图6C是根据本公开第二实施例的形成封装结构的方法的示意性剖视图。图7A至图7K是根据本公开第二实施例的形成筏式RDL结构的方法的示意性剖视图。图8A至图8B分别示出根据本公开第二实施例的筏式RDL结构的立体图。图9A是根据本公开第二实施例的筏式RDL结构的通孔和导电板的俯视图。图9B是根据本公开第二实施例的筏式RDL结构的通孔的俯视图。图9C是根据本公开第二实施例的在管芯区中的筏式RDL结构的通孔的配置的俯视图。图10A和图10B是根据本公开一些实施例的筏式RDL结构及其上方的连接件的俯视图。具体实施方式以下公开内容提供用于实现所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第二特征形成在第一特征“之上”或第二特征“上”可包括其中第二特征及第一特征被形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上(on)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。还可包括其他特征及工艺。举例来说，可包括测试结构以帮助进行三维封装或三维集成芯片装置的验证测试。测试结构可包括例如形成于重布线层中或衬底上的测试接垫，所述测试接垫使得能够测试三维封装或三维集成芯片、使用探针(probe)及/或探针卡(probecard)等。可对中间结构及最终结构执行验证测试。另外，本文中所公开的结构及方法可结合包含对已知良好管芯的中间验证的测试方法一起使用，以提高良率(yield)及降低成本。图1A至图1D是根据本公开第一实施例的形成封装结构的方法的示意性剖视图。图2A至图2N是根据本公开第一实施例的形成筏式RDL结构的方法的示意性剖视图。参照图1A，提供载板10。载板10可以是玻璃载板、陶瓷载板等。通过例如旋涂(spincoating)法在载板10上形成离型层(de-bondinglayer)11。在一些实施例中，离型层11可以由粘合剂形成，例如紫外线(Ultra-Violet,UV)胶、光热转换(Light-to-HeatConversion,LTHC)胶等或其他类型的粘合剂。离型层11可在光热作用下分解，从而可将载板10从将在后续步骤中形成的上覆结构脱离。在离型层11上形成介电层12。在一些实施例中，介电层12是聚合物层。聚合物例如包括聚酰亚胺(polyimide,PI)、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene,BCB)、味之素增补膜(AjinomotoBuildupFilm,ABF)、焊料抗蚀剂膜(SolderResistfilm,SR)等。介电层12通过合适的制造技术形成，例如旋涂、层压(lamination)、沉积等。介电层12是选择性的形成，并且在一些实施例中，可以省略介电层12的形成。管芯20通过粘合层21贴附至载板10上方的介电层12。粘合层21例如是管芯贴合膜(dieattachfilm,DAF)、银胶等。在一些实施例中，管芯20例如是切割自晶圆(wafer)的多个管芯中的一个。管芯20可以是专用集成电路(application-specificintegratedcircuit,ASIC)芯片、模拟芯片、传感器芯片、无线和射频芯片、电压稳压器芯片或存储器芯片。图1A中所示的管芯20的数量仅用于说明，且本公开不限于此。在一些实施例中，两个或更多个管芯本文档来自技高网...

【技术保护点】
1.一种封装结构，包括：/n管芯；/n介电层，位于所述管芯上；/n重布线结构，包括位于所述介电层之中和之上的重布线层，其中所述重布线层包括：/n通孔，位于所述介电层中，并穿过所述介电层，以与所述管芯连接，其中所述通孔为环形；以及/n导电板，位于所述通孔和所述介电层上，所述导电板通过所述通孔连接到所述管芯；以及/n导电端子，通过所述重布线结构电连接到所述管芯。/n

【技术特征摘要】
20180918 US 16/133,7051.一种封装结构，包括：
管芯；
介电层，位于所述管芯上；
重布线结构，包括位于所述介电层之中和之上的重布线层，其中所述重布线层包...

【专利技术属性】
技术研发人员：洪端佑，郭宏瑞，潘信瑜，何明哲，黃子芸，苏彦辅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71