半导体装置制造方法及图纸

一种半导体装置，包括：半导体衬底，其包括芯片区域和芯片区域周围的边缘区域；半导体衬底上的下绝缘层；芯片区域上的下绝缘层上的芯片焊盘；设置在下绝缘层上以覆盖芯片焊盘的上绝缘层，上绝缘层和所述下绝缘层包括不同的材料；以及，在芯片区域上并连接到芯片焊盘的再分布芯片焊盘。上绝缘层包括在芯片区域上具有第一厚度的第一部分，在边缘区域上具有第二厚度的第二部分，以及在边缘区域上的第三部分，第三部分从第二部分延伸、与第一部分间隔开，并且具有远离第二部分而减小的厚度。第二厚度小于第一厚度。

Semiconductor device

【技术实现步骤摘要】
半导体装置相关申请的交叉引用于2018年9月17日向韩国知识产权局提交的题为“半导体装置”、申请号为10-2018-0111016的韩国专利申请通过引用全文并入本文。
本公开涉及一种半导体装置，尤其涉及一种包括再分布焊盘的半导体装置。
技术介绍
半导体封装件包括半导体芯片，其被配置为存储大量数据并在短时间内处理大量存储数据。半导体芯片包括用于存储和/或处理数据的内部集成电路，以及允许在内部集成电路和外部装置之间交换数据的芯片焊盘。随着电子工业的发展，对具有高集成密度和高操作速度的半导体装置的需求不断增加。
技术实现思路
根据一些实施例，半导体装置可以包括：半导体衬底，包括芯片区域和围绕芯片区域的边缘区域；下绝缘层，设置在半导体衬底上；芯片焊盘，设置在芯片区域上的下绝缘层上；上绝缘层，设置在下绝缘层上以覆盖芯片焊盘，上绝缘层包括与下绝缘层不同的绝缘材料；以及再分布芯片焊盘，位于芯片区域上以穿透上绝缘层并连接到芯片焊盘。上绝缘层可以包括在芯片区域上具有第一厚度的第一部分；从第一部分延伸并在边缘区域上的第二部分，第二部分具有小于第一厚度的第二厚度；以及从第二部分延伸并与第一部分间隔开的第三部分，第三部分在远离第二部分的方向上具有减小的厚度。根据一些实施例，半导体装置可以包括：半导体衬底，包括芯片区域和围绕芯片区域的边缘区域；下绝缘层，设置在半导体衬底上；芯片焊盘，位于芯片区域上的下绝缘层上；上绝缘层，位于下绝缘层上，所述上绝缘层具有暴露芯片区域上的芯片焊盘的第一开口和暴露边缘区域上的下绝缘层的一部分的第二开口；以及再分布芯片焊盘，其在第一开口中连接到芯片焊盘。第二开口的至少一部分可具有圆形侧壁。附图说明通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：图1示出了根据实施例的包括半导体装置的衬底的平面图。图2示出了图1的部分“A”的放大图。图3示出了图2的测试元件组的示意性平面图。图4示出了根据实施例的制造半导体装置的方法的流程图。图5A至图5I示出了沿着图2的线I-I'截取的、制造根据实施例的半导体装置的方法中的各阶段的截面图。图5J示出了图5I的半导体装置的边缘区域的一部分的放大图。图6示出了沿着图2的线II-II'截取的、根据实施例的半导体装置的一部分的截面图。图7、图8和图9示出了根据实施例的半导体装置的一部分的截面图。图10A和图10B示出了在分割半导体芯片的处理之前和之后的根据实施例的半导体装置的竖直截面的截面图。图11示出了根据实施例的半导体装置的一部分的截面图。图12示出了根据实施例的半导体装置的一部分的放大平面图。图13A和图13B示出了沿图12的线III-III'截取的截面图，并且示出了在分割半导体芯片的处理之前和之后的根据实施例的半导体装置的竖直截面。图14和图15示出了沿图12的线IV-IV'和V-V'截取的、根据实施例的半导体装置的一部分的截面图。图16示出了根据实施例的半导体装置的一部分的放大平面图。图17A和图17B示出了沿图16的线VI-VI'截取的、在分割半导体芯片的处理之前和之后的根据实施例的半导体装置的截面图。图18A至图18D示出了沿着图2的线I-I'截取的、根据实施例的制造半导体装置的方法中的各阶段的截面图。图19A示出了根据实施例的半导体芯片的平面图，该半导体芯片是与半导体装置分离的结构。图19B示出了包括根据实施例的半导体芯片的半导体封装件的截面图。具体实施方式现在将在下文中参照附图更充分地描述示例实施例；然而，它们可以以不同的形式实施，并且不应该被解释为限于本文阐述的实施例并且提供实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达示例性实施方式。图1是示出其上集成有根据实施例的半导体装置的半导体衬底的图。图2是图1中“A”部分的放大图。参照图1和图2，半导体衬底100可以包括其上形成半导体集成电路的芯片区域10，以及芯片区域10之间的划线区域20。半导体衬底100可以包括半导体材料(例如，硅)、绝缘材料(例如，玻璃)、覆盖有绝缘材料的半导体材料或导电材料等中的至少一种。例如，半导体衬底100可以是具有第一导电类型的硅晶片。芯片区域10可以布置成矩阵，例如，在彼此垂直的第一方向D1和第二方向D2上二维布置。芯片区域10中的每一个可以被划线区域20包围。划线区域20可以包括沿第一方向D1延伸的多个第一划线区域和沿第二方向D2延伸以与第一划线区域交叉的多个第二划线区域。划线区域20可以包括切割区域21和边缘区域23，其中，芯片区域10沿着切割区域21被分离，例如，通过锯切或切割机沿着垂直于第一方向D1和第二方向D2的第三方向D3切割、蚀刻、施加应力等而被分离，并且边缘区域23位于切割区域21与切割区域21两侧的芯片区域10之间。边缘区域23可以在平面图中例如沿着第一方向D1和第二方向D2包围相应的芯片区域10。在一些实施例中，可以在半导体衬底100的芯片区域10上设置半导体存储器装置，例如，动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、NANDFLASH存储器、电阻随机存取存储器(RRAM)等。在一些实施例中，可以在半导体衬底100的芯片区域10上设置微机电系统(MEMS)装置、光电装置、处理器(例如，CPU或DSP)等。在一些实施例中，可以在半导体衬底100的芯片区域10上设置包括半导体元件(例如，或门、与门等)的标准单元。此外，可以在半导体衬底100的芯片区域10上设置用于向半导体集成电路输入数据或信号或从半导体集成电路输出数据或信号的芯片焊盘123a和再分布芯片焊盘141a。芯片焊盘123a可以设置在芯片区域10中的每一个的边缘区域或中心区域上，并且再分布芯片焊盘141a可以沿着第一方向D1和/或第二方向D2设置在与芯片焊盘123a间隔开的区域上。可以在半导体衬底100的划线区域20上设置测试元件组30和过程监视结构40。测试元件组30可以包括至少一个测试元件，该测试元件具有与芯片区域10上的半导体集成电路中的至少一个的结构大体上相同的结构，并且测试元件组30可用于评估半导体集成电路的电特性。测试元件组30可以包括例如NMOSFET、PMOSFET、电阻器等。过程监视结构40可以包括用于监视制造半导体装置的过程的监视图案(例如，对准图案、覆盖图案、测量图案等)。在一些实施例中，对准图案可以用于制造过程中的处理步骤之间的对准并且具有各种形状，覆盖图案可以用于检查上部图案和下部图案之间的重叠，并且测量图案可以用于测量图案的厚度和线宽。过程监视结构40可以包括根据其位置具有各种形状的过程监视图案。在一些实施例中，开口OP可以局部地形成在划线区域20上的绝缘层中。当在平面图中观察时，开口OP可以沿着第三方向D3与测试元件组30重叠，但不与过程监视结构40重叠。本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：/n半导体衬底，其包括芯片区域和所述芯片区域周围的边缘区域；/n下绝缘层，其位于所述半导体衬底上；/n芯片焊盘，其位于所述芯片区域上的所述下绝缘层上；/n上绝缘层，其位于所述下绝缘层上以覆盖所述芯片焊盘，所述上绝缘层包括与所述下绝缘层不同的绝缘材料；和/n再分布芯片焊盘，其位于所述芯片区域上以穿透所述上绝缘层并连接到所述芯片焊盘，/n其中所述上绝缘层包括：/n第一部分，其位于所述芯片区域上并具有第一厚度；/n第二部分，其位于所述边缘区域上，所述第二部分从所述第一部分延伸并具有小于所述第一厚度的第二厚度；以及/n第三部分，其位于所述边缘区域上，所述第三部分从所述第二部分延伸、与所述第一部分间隔开，并且具有随着远离所述第二部分而减小的厚度。/n

【技术特征摘要】
20180917 KR 10-2018-01110161.一种半导体装置，包括：
半导体衬底，其包括芯片区域和所述芯片区域周围的边缘区域；
下绝缘层，其位于所述半导体衬底上；
芯片焊盘，其位于所述芯片区域上的所述下绝缘层上；
上绝缘层，其位于所述下绝缘层上以覆盖所述芯片焊盘，所述上绝缘层包括与所述下绝缘层不同的绝缘材料；和
再分布芯片焊盘，其位于所述芯片区域上以穿透所述上绝缘层并连接到所述芯片焊盘，
其中所述上绝缘层包括：
第一部分，其位于所述芯片区域上并具有第一厚度；
第二部分，其位于所述边缘区域上，所述第二部分从所述第一部分延伸并具有小于所述第一厚度的第二厚度；以及
第三部分，其位于所述边缘区域上，所述第三部分从所述第二部分延伸、与所述第一部分间隔开，并且具有随着远离所述第二部分而减小的厚度。


2.根据权利要求1所述的半导体装置，其中：
所述上绝缘层具有所述第一部分与所述第二部分之间的第一倾斜表面以及所述第二部分与所述第三部分之间的第二倾斜表面，并且
所述第一倾斜表面的倾斜角度不同于所述第二倾斜表面的倾斜角度。


3.根据权利要求1所述的半导体装置，其中，所述下绝缘层包括介电常数低于所述上绝缘层的介电常数的介电材料。


4.根据权利要求1所述的半导体装置，其中，在所述边缘区域上，所述下绝缘层包括具有第一下部厚度的第一部分和具有小于所述第一下部厚度的第二下部厚度的第二部分。


5.根据权利要求1所述的半导体装置，还包括位于所述边缘区域上的所述下绝缘层中的坝结构，
其中所述坝结构位于所述上绝缘层的所述第二部分的下方。


6.根据权利要求1所述的半导体装置，还包括在所述半导体衬底的所述边缘区域上的测试结构，
其中所述测试结构与所述上绝缘层的所述第三部分重叠。


7.根据权利要求1所述的半导体装置，还包括在所述边缘区上的所述下绝缘层上的虚设金属图案，
其中，在所述边缘区域上，所述上绝缘层暴露所述虚设金属图案的一部分。


8.根据权利要求7所述的半导体装置，还包括在所述下绝缘层中与所述虚设金属图案重叠的虚设金属结构，
其中，所述虚设金属结构包括与所述虚设金属图案不同的金属材料。


9.根据权利要求1所述的半导体装置，还包括在所述边缘区域上的所述下绝缘层上的过程监视图案，其中：
所述上绝缘层还包括设置在所述边缘区域上的第四部分，并且
所述第四部分具有第四厚度并覆盖所述过程监视图案，其中所述第四厚度等于所述第一厚度。


10.根据权利要求1所述的半导体装置，还包括钝化层，所述钝化层覆盖所述上绝缘层的所述第一部分并暴露所述上绝缘层的所述第二部分和所述第三部分。


11.一种半导体装置，包括：
半导体衬底，其包括芯片区域和所述芯片区域周围的边缘区域；
下绝缘层，其位于所述半导体衬底上；
芯片焊盘，其位于所述芯片区域上的所述下绝缘层上；
上绝缘层，其位于所述下绝缘层上，所述上绝缘层具有暴露所述芯片区域上的所述芯片焊盘的第一开口和暴露所述边缘区域上的所述下绝缘层的一部分的第二开口；以及
再分布芯片焊盘，其在所述第一开口中连接到所述芯片焊盘，
其中所述第二开口...

【专利技术属性】
技术研发人员：韩正勋，金东完，金东浩，徐在源，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR