片上天线制造技术

本发明专利技术的片上天线，具备：集成电路芯片，由半导体构成，并且具有互相对置的有源面和背面以及形成在有源面上的半导体电路；反射导体，在将有源面侧作为下方向、背面侧作为上方向时，配置在背面的上侧；至少1个第一耦合器，配置在背面与反射导体之间；至少1个贴片天线元件，配置在反射导体的上侧；连接部，连接贴片天线元件与第一耦合器；以及至少1个第二耦合器，以导通半导体电路的方式形成在有源面上，并且与第一耦合器非接触对置。

Antenna on chip

【技术实现步骤摘要】
片上天线
本专利技术涉及一种具有集成电路芯片和贴片天线的片上天线。
技术介绍
有一种片上天线，具有下列结构：将由半导体构成的集成电路芯片与贴片天线配置在垂直方向上，并且将形成在集成电路芯片上的高频信号电路与贴片天线，通过贯通集成电路芯片的硅通道(TSV(ThroughSiliconVia))进行连接(参照专利文献1)。在这样的片上天线中，从高频信号电路向贴片天线的供电通过硅通道进行。现有技术文献专利文献专利文献1：日本特表2016-506675号公报
技术实现思路
由于趋肤效应，信号频率越高，导体损耗越大。在如上所述使用硅通道向贴片天线供电(高频信号电路与贴片天线的连接)的情况下，如果频率上升，那么由硅通道导致的导体损耗的影响变大。期望提供一种可以抑制由硅通道导致的导体损耗的片上天线。本专利技术的一种实施方式的片上天线，具备：集成电路芯片，由半导体构成，并且具有互相对置的有源面和背面以及形成在有源面上的半导体电路；反射导体，在将有源面侧作为下方向、背面侧作为上方向时，配置在背面的上侧；至少1个第一耦合器，配置在背面与反射导体之间；至少1个贴片天线元件，配置在反射导体的上侧；连接部，连接贴片天线元件与第一耦合器；以及至少1个第二耦合器，以导通半导体电路的方式形成在有源面上，并且与第一耦合器非接触对置。附图说明图1是表示第一实施方式的片上天线的一个结构例子的剖视图。图2是第一实施方式的片上天线的有源面的一个结构例子的示意主视图。图3是第一实施方式的片上天线的各个部分的功能连接关系的示意结构图。图4是表示将第一实施方式的片上天线连接于印刷电路板的结构例子的剖视图。图5是表示第一实施方式的第一变形例的片上天线的一个结构例子的剖视图。图6是表示第一实施方式的第二变形例的片上天线的一个结构例子的剖视图。图7是表示第一实施方式的第三变形例的片上天线的一个结构例子的剖视图。图8是表示第二实施方式的片上天线的一个结构例子的剖视图。图9是表示第二实施方式的变形例的片上天线的一个结构例子的剖视图。符号说明1、1A、1B、1C片上天线2、2A片上天线10集成电路芯片11有源面12背面13基准导体20贴片天线层21贴片天线元件22反射导体31第一介质层32第二介质层41通道(连接部)42通道43侧面电极50半导体电路51信号处理电路部52RF电路53BB(基带)信号处理电路54布线60印刷电路板61接地层62通道63通道64焊球65焊线70天线模块71接合部件72焊球(接合部件)73通道(第一通道)74硅通道(第二通道)CPL1第一耦合器CPL2第二耦合器具体实施方式下面参照附图对用于实施本专利技术的实施方式进行详细说明。以下说明的实施方式全都表示本专利技术所优选的一个具体例子。因此，在以下的实施方式中所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接形态等，仅仅是一个例子，并不旨在限定本专利技术。因此，对以下的实施方式的构成要素中的、在表示本专利技术的最上位概念的独立权利要求中没有记载的构成要素，作为任意的构成要素进行说明。再有，各个附图仅是示意图，图示并不一定严密。另外，在各个附图中，对实质上同一的结构附加同一的符号，并且省略或简化重复的说明。再有，说明按以下的顺序进行。0.比较例1.第一实施方式(图1～图7)1.1第一实施方式的片上天线的说明1.2片上天线与印刷电路板的连接例子1.3第一实施方式的变形例2.第二实施方式(图8～图9)2.1第二实施方式的片上天线的说明2.2第二实施方式的变形例<0.比较例>在5G(第5代移动通信系统)中，正在从高于以往的24.25GHz～86GHz的频带中，考虑选择可以以国际标准利用的频带。这是为了确保无线通信所需的连续的宽阔频带，从实现更快的数据、更多的终端和更低的延迟的通信这个目标来说，这是必然的趋势。并且在Beyond5G(5G的下一代通信)中，该趋势将更加明显，在总务省的项目中，正在研究使用太赫兹波段。另一方面，众所周知，高频信号的损失随着频率变高而变大，在利用高频率的情况下，为了防止由于传送损失而信号衰减，优选地，尽可能缩短传送的线路长。高频信号电路和天线部通过在垂直方向上配置，相比平面配置，连接这些部位的线路长变短。对于波长小于1mm的频率，可以将以半波长的间距排列的阵列天线，形成在集成电路芯片上。鉴于模块的小型化，提出了各种像这样的片上天线的技术(例如参照专利文献1)。在专利文献1中，提议了：通过硅通道连接形成在集成电路芯片上的高频信号电路和贴片天线的片上天线。从高频信号电路向贴片天线的供电通过硅通道进行。然而，在高频信号电路与贴片天线之间的连接和供电使用硅通道的情况下，由于趋肤效应，如果频率变高，那么由硅通道导致的导体损耗的影响变大。因此，期望开发可以抑制由硅通道导致的导体损耗的片上天线。<1.第一实施方式>[1.1第一实施方式的片上天线的说明](片上天线的结构例子)图1表示本专利技术的第一实施方式的片上(Onchip)天线1的截面结构例子。片上天线1具备：由半导体构成，并且具有互相对置的有源面11和背面12的集成电路芯片10。在此，如图1所示，将集成电路芯片10的有源面11和背面12的对置方向作为Z方向，并且将垂直于Z方向且互相正交的2个轴作为X、Y。在图1中，表示与ZY平面平行的面的截面结构例子。另外，在图1中，表示将集成电路芯片10的有源面11侧作为下方向，并且将背面12侧作为上方向的结构。对于以后的变形例和其他实施方式，同样如此。另外，片上天线1具备：形成在集成电路芯片10的背面12的上侧的第一介质层31，以及形成在第一介质层31的上侧的贴片(patch)天线层20。另外，片上天线1具备：配置在集成电路芯片10的背面12的上侧的反射导体22，以及配置在背面12与反射导体22之间的至少1个第一耦合器(Coupler)CPL1。另外，片上天线1具备：配置在反射导体22的上侧的至少1个贴片天线元件21，以及作为连接贴片天线元件21与第一耦合器CPL1的连接部的通道(Via)41。另外，片上天线1具备：配置在反射导体22与贴片天线元件21之间的第二介质层32。贴片天线层20包括至少1个贴片天线元件21、反射导体22和第二介质层32。反射导体22和贴片天线元件21发挥作为贴片天线的功能。反射导体22是形成在第一介质层31与第二介质层32之间的例如片状导体图案。贴片天线元件21例如也可以是形成在本文档来自技高网...

【技术保护点】
1.一种片上天线，具备：/n集成电路芯片，由半导体构成，并且具有互相对置的有源面和背面以及形成在所述有源面上的半导体电路；/n反射导体，在将所述有源面侧作为下方向、所述背面侧作为上方向时，配置在所述背面的上侧；/n至少1个第一耦合器，配置在所述背面与所述反射导体之间；/n至少1个贴片天线元件，配置在所述反射导体的上侧；/n连接部，连接所述贴片天线元件与所述第一耦合器；以及/n至少1个第二耦合器，以导通所述半导体电路的方式形成在所述有源面上，并且与所述第一耦合器非接触对置。/n

【技术特征摘要】
20180913 JP 2018-1715461.一种片上天线，具备：
集成电路芯片，由半导体构成，并且具有互相对置的有源面和背面以及形成在所述有源面上的半导体电路；
反射导体，在将所述有源面侧作为下方向、所述背面侧作为上方向时，配置在所述背面的上侧；
至少1个第一耦合器，配置在所述背面与所述反射导体之间；
至少1个贴片天线元件，配置在所述反射导体的上侧；
连接部，连接所述贴片天线元件与所述第一耦合器；以及
至少1个第二耦合器，以导通所述半导体电路的方式形成在所述有源面上，并且与所述第一耦合器非接触对置。


2.根据权利要求1所述的片上天线，其中，
进一步具备第一介质层，
所述第一介质层配置在所述背面与所述反射导体之间。


3.根据权利要求2所述的片上天线，其中，
进一步具备第二介质层，
所述第二介质层配置在所述反射导体与所述贴片天线元件之间。


4.根据权利要求1至权利要求3中的任一项所述的片上天线，其中，
进一步具备基准导体，
所述基准导体形成在所述有源面上，并且与基准电位连接。


5.根据权利要求4所述的片上天线，其中，
进一步具备通道，
所...

【专利技术属性】
技术研发人员：手塚正男，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：日本;JP