熔断器测试电路及方法、集成电路技术

本公开是关于熔断器测试电路及方法、集成电路，该熔断器测试电路包括熔断器和闩锁电路，闩锁电路，和所述熔断器连接，所述闩锁电路具有信号接收端，所述信号接收端用于接收触发信号，使得所述闩锁电路中的电流增大，能够将熔断器熔断。在熔断多个熔断器时，只需触发一个熔断器对应的闩锁电路即可接着触发另一个熔断器对应的闩锁电路，避免了相关技术中需要等待一个熔断器熔断接着熔断另一个熔断器，导致的测试时间长，测试效率低的问题。

Fuse test circuit and method, integrated circuit

【技术实现步骤摘要】
熔断器测试电路及方法、集成电路
本公开涉及集成电路
，具体而言，涉及一种熔断器测试电路及方法、集成电路。
技术介绍
随着技术的发展和进步，集成电路的应用越来越广泛，在集成电路设计制造时，需要对集成电路进行测试。集成电路测试时，往往需要对集成电路中的熔断器进行测试，目前，在进行集成电路测试时，若需要测试多个熔断器时，通常需要一个熔断器烧断之后，再对下一个熔断器进行熔断动作。整个测试过程耗时较多，测试效率低。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种熔断器测试电路及方法、集成电路，进而至少在一定程度上克服相关技术中，熔断器测试时测试过程耗时多，测试效率低的问题。根据本公开的第一方面，提供一种熔断器测试电路，包括：熔断器；闩锁电路，和所述熔断器连接，所述闩锁电路具有信号接收端，所述信号接收端用于接收触发信号，使得所述闩锁电路中的电流增大。根据本公开的一实施方式，所述闩锁电路包括：第一寄生晶体管，其第一发射极和第二发射极接收第一电源信号，集电极接收第二电源信号，基极接收第一触发信号；第二寄生晶体管，其集电极和所述第一寄生晶体管的基极连接，集电极接收第一电源信号，基极和所述第一寄生晶体管的集电极连接，基极接收第二触发信号，第一发射极和第二发射极接收第二电源信号。根据本公开的一实施方式，所述熔断器连接在所述第一寄生晶体管的第一发射极。根据本公开的一实施方式，所述熔断器连接在所述第一寄生晶体管的第二发射极。根据本公开的一实施方式，所述熔断器连接在和所述第二寄生晶体管的第一发射极。根据本公开的一实施方式，所述熔断器连接在所述第二寄生晶体管的第二发射极。根据本公开的一实施方式，所述闩锁电路包括：第三寄生晶体管，其发射极接收第一电源信号，集电极接收第二电源信号，基极接收第一触发信号；第四寄生晶体管，其集电极和所述第三寄生晶体管的基极连接，集电极接收第一电源信号，基极和所述第三寄生晶体管的集电极连接，基极接收第二触发信号，发射极接收第二电源信号。根据本公开的一实施方式，所述熔断器连接在所述第三寄生晶体管的发射极。根据本公开的一实施方式，所述熔断器连接在所述第四寄生晶体管的发射极。根据本公开的一实施方式，所述熔断器测试电路包括：多个熔断器，分别连接有闩锁电路，所述熔断器和与其连接的闩锁电路形成检测单元，所述检测单元的一端连接有第一电源，另一端连接有第二电源，多个所述检测单元并联。根据本公开的第二方面，提供一种熔断器测试方法，包括：闩锁电路接收触发信号；闩锁电路输出熔断电流；所述熔断电流流过熔断器，熔断所述熔断器。根据本公开的一实施方式，所述测试方法还包括：检测所述熔断器是否被熔断；若所述熔断器被熔断，则输出第一信号；若所述熔断器未被熔断，则输出第二信号。根据本公开的第三方面，提供一种集成电路，包括本公开提供的的熔断器测试电路。本公开提供一种熔断器测试电路，将熔断器和闩锁电路连接，通过闩锁电路上的信号接收端接收触发信号，当闩锁电路被触发时闩锁电路中的电流逐渐增大，能够将熔断器熔断。在熔断多个熔断器时，只需触发一个熔断器对应的闩锁电路即可接着触发另一个熔断器对应的闩锁电路，避免了相关技术中需要等待一个熔断器熔断接着熔断另一个熔断器，导致的测试时间长，测试效率低的问题。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开示例性实施例提供的第一种熔断器测试电路的示意图；图2为本公开示例性实施例提供的一种CMOS器件的结构示意图；图3为本公开示例性实施例提供的第二种熔断器测试电路的电路图；图4为本公开示例性实施例提供的第三种熔断器测试电路的电路图；图5为本公开示例性实施例提供的第四种熔断器测试电路的电路图；图6为本公开示例性实施例提供的第五种熔断器测试电路的电路图；图7为本公开示例性实施例提供的另一种CMOS器件的结构示意图；图8为本公开示例性实施例提供的第六种熔断器测试电路的电路图；图9为本公开示例性实施例提供的第七种熔断器测试电路的电路图。图10为本公开示例性实施例提供的第一种闩锁电路触发信号图；图11为本公开示例性实施例提供的第二种闩锁电路触发信号图；图12为本公开示例性实施例提供的第三种闩锁电路触发信号图；图13为本公开示例性实施例提供的第四种闩锁电路触发信号图；图14为本公开示例性实施例提供的一种熔断器测试方法的流程图。图15为本公开示例性实施例提供的另一种熔断器测试方法的流程图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本专利技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。本示例实施方式中首先提供了一种熔断器测试电路，如图1所示，该熔断器测试电路，包括熔断器Fu和闩锁电路LC；闩锁电路LC和熔断器Fu连接，闩锁电路LC具有信号接收端，信号接收端用于接收触发信号，使得闩锁电路LC中的电流增大。其中，熔断器Fu可以是布置在集成电路中的熔断器，比如，保险丝等。闩锁电路LC可以是通过CMOS器件的闩锁效应产生的，闩锁电路LC的信号接收端可以是多个接收端，多个接收端接收触发信号，使得闩锁电路LC中的电流增大，本文档来自技高网...

【技术保护点】
1.一种熔断器测试电路，其特征在于，包括：/n熔断器；/n闩锁电路，和所述熔断器连接，所述闩锁电路具有信号接收端，所述信号接收端用于接收触发信号，使得所述闩锁电路中的电流增大。/n

【技术特征摘要】
1.一种熔断器测试电路，其特征在于，包括：
熔断器；
闩锁电路，和所述熔断器连接，所述闩锁电路具有信号接收端，所述信号接收端用于接收触发信号，使得所述闩锁电路中的电流增大。


2.如权利要求1所述的熔断器测试电路，其特征在于，所述闩锁电路包括：
第一寄生晶体管，其第一发射极和第二发射极接收第一电源信号，集电极接收第二电源信号，基极接收第一触发信号；
第二寄生晶体管，其集电极和所述第一寄生晶体管的基极连接，集电极接收第一电源信号，基极和所述第一寄生晶体管的集电极连接，基极接收第二触发信号，第一发射极和第二发射极接收第二电源信号。


3.如权利要求2所述的熔断器测试电路，其特征在于，所述熔断器连接在所述第一寄生晶体管的第一发射极。


4.如权利要求2所述的熔断器测试电路，其特征在于，所述熔断器连接在所述第一寄生晶体管的第二发射极。


5.如权利要求2所述的熔断器测试电路，其特征在于，所述熔断器连接在所述第二寄生晶体管的第一发射极。


6.如权利要求2所述的熔断器测试电路，其特征在于，所述熔断器连接在所述第二寄生晶体管的第二发射极。


7.如权利要求1所述的熔断器测试电路，其特征在于，所述闩锁电路包括：
第三寄生晶体管，其发射极接收第一电源信号，...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽;34