一种像素电路、显示面板和显示装置制造方法及图纸

本实用新型专利技术实施例公开了一种像素电路、显示面板和显示装置。像素电路包括：扫描信号输入端、数据信号输入端、第一电源端、至少两个第一晶体管、存储模块和驱动模块；所述第一晶体管的栅极与所述扫描信号输入端电连接，所述第一晶体管的第一极与所述数据信号输入端电连接，所述第一晶体管的衬底与所述第一电源端电连接；所述存储模块与所述第一晶体管的第二极电连接，所述存储模块用于存储经导通的所述第一晶体管写入所述存储模块的数据信号；所述驱动模块包括驱动控制端，所述驱动控制端与所述存储模块电连接，所述驱动模块用于响应所述数据信号驱动发光器件发光。本实用新型专利技术提升了数据信号的传输速度，解决了像素电路出现扫描时间不足的问题。

【技术实现步骤摘要】
一种像素电路、显示面板和显示装置
本技术实施例涉及显示
，尤其涉及一种像素电路、显示面板和显示装置。
技术介绍
随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板中的像素电路在驱动发光器件发光方面起到了非常重要的作用。然而，现有的像素电路的性能还不够理想，随着刷新频率、灰阶数量、以及像素密度(PixelsPerInch，PPI)的增加，像素电路的扫描时间被压缩，容易出现扫描时间不足的现象。
技术实现思路
本技术实施例提供一种像素电路、显示面板和显示装置，以提升数据信号的传输速度，解决像素电路出现扫描时间不足的问题。为实现上述技术目的，本技术实施例提供了如下技术方案：一种像素电路，包括：扫描信号输入端、数据信号输入端、第一电源端、至少两个第一晶体管、存储模块和驱动模块；所述第一晶体管的栅极与所述扫描信号输入端电连接，所述第一晶体管的第一极与所述数据信号输入端电连接，所述第一晶体管的衬底与所述第一电源端电连接；所述存储模块与所述第一晶体管的第二极电连接，所述存储模块用于存储经导通的所述第一晶体管写入所述存储模块的数据信号；所述驱动模块包括驱动控制端，所述驱动控制端与所述存储模块电连接，所述驱动模块用于响应所述数据信号驱动发光器件发光。从上述技术方案可以看出，本技术实施例通过设置至少两个第一晶体管并联连接，即至少两个第一晶体管同时开通和关断，增加了数据信号传输通道的宽长比，从而减小了传输通道的导通电阻。以及，第一晶体管的衬底与第一电源端电连接，相当于增加了衬底的电位差，增强了衬底吸附少子的能力、加快了少子的运动速度，有助于缩短导电沟道的形成时间，因此，本技术实施例加快了第一晶体管的导通的速度，从而加快了传输门的响应速度，加快了数据信号的传输速度，加快了数据信号传递到驱动模块的驱动控制端的速度，进而提升了像素电路的扫描速度，有利于解决像素电路出现扫描时间不足的问题。有鉴于此，本技术实施例可以满足高刷新频率、高灰阶数量、以及高PPI的显示面板的要求，有利于提升显示面板的显示画质。进一步地，所述至少两个第一晶体管均为P型晶体管，或者所述至少两个第一晶体管均为N型晶体管。优选地，至少两个第一晶体管为均P型晶体管，第一电源端输入的第一电源信号为高电位。第一晶体管的衬底为P型半导体，P型半导体中的少子为电子，本技术实施例将第一晶体管的衬底接入高电位，有利于增强衬底吸附电子的能力，加快了电子的运动速度，从而有利于快速形成导电沟道，提升了第一晶体管的导通速度。另外，P型晶体管的制作工艺简单，本技术实施例设置第一晶体管为P型晶体管有利于降低像素电路的制作成本。进一步地，所述存储模块包括存储输入端和存储输出端，所述存储输入端与所述第一晶体管的第二极电连接；所述驱动控制端与所述存储输入端电连接，或者所述驱动控制端与所述存储输出端电连接。其中，存储模块的存储输入端和存储输出端的电位是同时存储、对应变化的，即当存储输入端的电位保持不变时，存储输出端的电位也保持不变，当存储输入端的电位变化时，存储输出端的电位也对应变化，因此，将驱动控制端与存储输入端电连接或者驱动控制端与存储输出端电连接，驱动模块的驱动控制端接收到的数据信号都是经过存储的数据信号。进一步地，所述存储模块包括第一反相器和第二反相器；所述第一反相器的反相输入端和所述第二反相器的反相输出端短接后作为所述存储模块的存储输入端，所述第一反相器的反相输出端和所述第二反相器的反相输入端短接后作为所述存储模块的存储输出端。其中，第一反相器和第二反相器反并联连接，构成了存储模块，该存储模块为锁存器。存储输入端输入的电位经过第一反相器得到该电位的相反电位，由存储输出端输出，该相反电位又经过第二反相器变为原电位接回至存储输入端。由此可见，经过第一反相器和第二反相器后存储输入端的电位保持不变，在存储输入端输入的电位发生变化之前，原电位及其相反电位在第一反相器和第二反相器内循环锁存，存储模块起到存储信号的作用。进一步地，还包括第二电源端和第三电源端；所述第一反相器包括：第二晶体管和至少两个第三晶体管；所述第二晶体管的栅极作为所述第一反相器的反相输入端，所述第二晶体管的第一极与所述第二电源端电连接；所述第三晶体管的栅极与其第二端电连接；且所述至少两个第三晶体管串联连接，第一级所述第三晶体管的第一极与所述第二晶体管的第二极短接后作为所述第一反相器的反相输出端，最后一级所述第三晶体管的第二极与所述第三电源端电连接。其中，在第二晶体管导通时，会在至少两个第三晶体管上产生压降，本技术实施例设置第三晶体管的数量为至少两个，可以起到分压和限流的作用，减少第二晶体管和第三晶体管上功耗。进一步地，所述第三晶体管的宽长比小于所述第二晶体管的宽长比，即第三晶体管的等效电阻大于第二晶体管的等效电阻。在第二晶体管导通时，至少两个第三晶体管的等效串联电阻(EquivalentSeriesResistance，ESR)比较大，压降主要是在ESR上，使得第二晶体管的分压较小，第一反相器的反相输出端的电位保持为第二电源信号的电位。另外，至少两个第三晶体管的ESR较大，有利于进一步减少第三晶体管上功耗。进一步地，所述第二反相器包括：第四晶体管和至少两个第五晶体管；所述第四晶体管的栅极作为所述第二反相器的反相输入端，所述第四晶体管的第一极与所述第二电源端电连接；所述第五晶体管的栅极与其第二端电连接；且所述至少两个第五晶体管串联连接，第一级所述第五晶体管的第一极与所述第四晶体管的第二极短接后作为所述第二反相器的反相输出端，最后一级所述第五晶体管的第二极与所述第三电源端电连接。本技术实施例设置第二反相器的结构与第一反相器的结构相同，一方面可以确保存储模块的结构对称，有利于存储输入端和存储输出端的信号的稳定性；另一方面第一反相器和第二反相器可以在同一工艺中制作完成，有利于减少工艺步骤，降低像素电路的制作成本。相应地，本技术还提供了一种显示面板，包括如本技术任意实施例所述的像素电路；所述显示面板还包括多条扫描线、多条数据线和第一电源信号线，所述扫描线和所述数据线交叉限定所述像素电路，所述扫描信号输入端与对应的所述扫描线电连接，所述数据信号输入端与对应的所述数据线电连接，所述第一电源端与第一电源信号线电连接。进一步地，显示面板还包括第二电源信号线和第三电源信号线；所述驱动模块还包括驱动输入端和驱动输出端，所述驱动输入端与所述第二电源信号线电连接；所述发光器件的第一极与所述驱动输出端电连接，所述发光器件的第二极与所述第三电源信号线电连接；所述第二电源信号线复用为所述第一电源信号线，或者所述第三电源信号线复用为所述第一电源信号线。其中，驱动模块和发光器件串联连接于第二电源信号线和第三电源信号线之间，第二电源信号线、驱动模块、发光器件和第三电源信号线提供了驱动电流的导通通路。第二电源信号线上的第二电源信号与第三电源信号线上的第三电源信号的电位不同，若第二电本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：扫描信号输入端、数据信号输入端、第一电源端、至少两个第一晶体管、存储模块和驱动模块；/n所述第一晶体管的栅极与所述扫描信号输入端电连接，所述第一晶体管的第一极与所述数据信号输入端电连接，所述第一晶体管的衬底与所述第一电源端电连接；/n所述存储模块与所述第一晶体管的第二极电连接，所述存储模块用于存储经导通的所述第一晶体管写入所述存储模块的数据信号；/n所述驱动模块包括驱动控制端，所述驱动控制端与所述存储模块电连接，所述驱动模块用于响应所述数据信号驱动发光器件发光。/n

【技术特征摘要】
1.一种像素电路，其特征在于，包括：扫描信号输入端、数据信号输入端、第一电源端、至少两个第一晶体管、存储模块和驱动模块；
所述第一晶体管的栅极与所述扫描信号输入端电连接，所述第一晶体管的第一极与所述数据信号输入端电连接，所述第一晶体管的衬底与所述第一电源端电连接；
所述存储模块与所述第一晶体管的第二极电连接，所述存储模块用于存储经导通的所述第一晶体管写入所述存储模块的数据信号；
所述驱动模块包括驱动控制端，所述驱动控制端与所述存储模块电连接，所述驱动模块用于响应所述数据信号驱动发光器件发光。


2.根据权利要求1所述的像素电路，其特征在于，所述至少两个第一晶体管均为P型晶体管，或者所述至少两个第一晶体管均为N型晶体管。


3.根据权利要求1所述的像素电路，其特征在于，所述存储模块包括存储输入端和存储输出端，所述存储输入端与所述第一晶体管的第二极电连接；
所述驱动控制端与所述存储输入端电连接，或者所述驱动控制端与所述存储输出端电连接。


4.根据权利要求3所述的像素电路，其特征在于，所述存储模块包括第一反相器和第二反相器；
所述第一反相器的反相输入端和所述第二反相器的反相输出端短接后作为所述存储模块的存储输入端，所述第一反相器的反相输出端和所述第二反相器的反相输入端短接后作为所述存储模块的存储输出端。


5.根据权利要求4所述的像素电路，其特征在于，还包括第二电源端和第三电源端；
所述第一反相器包括：第二晶体管和至少两个第三晶体管；
所述第二晶体管的栅极作为所述第一反相器的反相输入端，所述第二晶体管的第一极与所述第二电源端电连接；
所述第三晶体管的栅极与其第二端电连接；且所述至少两个第三晶体管串联连接，第一级所述第三晶体管的第一极与所述第二晶体管的第二极短接后作为所述第一反相器的反相输出端，最后一级所述第三晶体管的第二极与所述第三电源端电连接。

【专利技术属性】
技术研发人员：张东豪，
申请(专利权)人：云谷固安科技有限公司，
类型：新型
国别省市：河北;13