半导体器件和方法技术

公开了半导体器件和方法。在实施例中，半导体器件包括具有第一主表面的半导体衬底、从第一主表面延伸到半导体衬底中并且具有底部和从底部延伸到第一主表面的侧壁的沟槽、布置在沟槽中的场板、以及在沟槽中的封闭腔体。封闭腔体由绝缘材料限定并且在横向上被定位在场板的侧壁和沟槽的侧壁之间。

【技术实现步骤摘要】
半导体器件和方法
技术介绍
诸如晶体管器件的半导体器件可以用于各种应用，诸如电源和功率转换器中的开关。晶体管器件的示例包括金属氧化物半导体场效应晶体管（MOSFET）和绝缘栅双极晶体管（IGBT）。想要的是包括晶体管器件的半导体器件具有良好且可靠的性能。
技术实现思路
在实施例中，半导体器件包括：半导体衬底，其具有第一主表面；沟槽，从第一主表面延伸到半导体衬底中并且具有底部和从底部延伸到第一主表面的侧壁；场板，被布置在沟槽中；以及沟槽的封闭腔体，其中封闭腔体由绝缘材料限定，并且在横向上被定位在场板的侧壁和沟槽的侧壁之间。在实施例中，一种方法包括：在半导体衬底的第一主表面中形成沟槽，沟槽具有底部和从底部延伸到第一主表面的侧壁；在沟槽的底部和侧壁上形成第一绝缘层；在沟槽的侧壁上的第一绝缘层上形成牺牲层；在牺牲层上形成第二绝缘层；将导电材料插入到沟槽中，导电材料至少部分地覆盖第二绝缘层；选择性地移除第二绝缘层的未被导电材料覆盖的部分；选择性地移除牺牲层以形成凹部，凹部被定位为相邻于沟槽中的导电材料并且由第一绝缘层和第二绝缘层界定；以及在沟槽中形成第三绝缘层，第三绝缘层封盖凹部以在沟槽中形成封闭腔体。当阅读以下详细描述时以及当查看随附附图时，本领域技术人员将认识到附加的特征和优点。附图说明附图的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部分。可以组合各种所图示的实施例的特征，除非它们彼此排斥。在附图中描绘了示例性实施例并且在随后的描述中详述示例性实施例。图1图示根据实施例的半导体器件的示意图。图2图示根据实施例的半导体器件的示意图。图3图示根据实施例的半导体器件的示意图。图4包括图4A至图4L，图示用于在半导体器件中制备沟槽的方法。图5图示用于在半导体衬底中制备沟槽的流程图。具体实施方式在以下的详细描述中，参照形成在此的一部分的随附附图，并且在随附附图中通过图示方式示出其中可以实践本专利技术的具体实施例。在这方面，参照被描述的（多个）图的定向使用了诸如“顶部”，“下部”，“前部”，“后部”，“头部”，“尾部”等的方向术语。因为各实施例的组件可以定位在许多不同的定向上，所以方向术语用于说明的目的而决不是进行限制。要理解的是在不脱离本专利技术范围的情况下可以利用其它实施例并且可以作出结构或逻辑上的改变。不应在限制的意义上看待以下对本专利技术的详细描述并且本专利技术的范围由所附权利要求限定。下面将解释许多示例性实施例。在这种情况下，相同的结构特征由各图中相同或相似的参考符号标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意指一般地平行于半导体材料或半导体载体的横向范围行进的方向或范围。因此横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”要理解为意指一般地垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。如在本说明书中所采用的，当诸如层、区或衬底的元件被称为“在另一元件上”或者“延伸到另一元件上”时，它可以直接在其它元件上或者直接延伸到其它元件上，或者也可以存在介于中间的元件。相反，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在介于中间的元件。如在本说明书中采用的那样，当元件被称为“连接”或“耦合”到另一元件时，它可以直接连接或耦合到其它元件，或者可以存在介于中间的元件。相反，当元件被称为“直接连接”或者“直接耦合”到另一元件时，不存在介于中间的元件。在高功率应用中，晶体管器件的在器件的整体性能上起重要作用的两个器件参数是导通状态电阻（RON）和击穿电压（VBR）。更低的导通状态电阻RON是合期望的特性，因为它使在器件处于正向导通状态时发生的电阻功率损耗和对应的热生成最小化。同时，高击穿电压VBR是合期望的特性，因为它确定在断开状态下器件可以安全地阻断多高的电压。功率晶体管典型地包括在输出区（例如，源极区/漏极区）之间的轻掺杂漂移区，其实质上确定了器件的击穿电压。在竖向开关器件（即，被配置为在衬底的相对地朝向的主表面和后表面之间导电的器件）的情况下，漂移区占据衬底的大部分厚度。可以制定漂移区的特性以实现在导通状态电阻和击穿电压之间的想要的折衷。例如，通过降低漂移区的掺杂浓度，可以改善器件的击穿电压。然而，这是以增加导通状态电阻RON为代价的。相反，可以增加漂移区的掺杂浓度，以降低的击穿电压VBR为代价来降低导通状态电阻。场电极或场板被使用在功率开关器件中以有利地偏移在导通状态电阻和击穿电压之间的折衷。场电极利用补偿原理在器件的操作期间平衡电荷。通过在器件的断开状态期间将场电极连到固定电位（例如，源极电位），来利用场电极中的对应电荷补偿漂移区中的电荷。这种电荷平衡技术——与没有场电极的情况下易于遭受雪崩击穿相比——使器件更不易于遭受雪崩击穿。作为结果，可以增加漂移区的掺杂浓度，并且因此降低器件的导通状态电阻而不会不利地影响器件的电压阻断能力。还想要减小晶体管器件的大小。在单元间距（即形成晶体管结构的基本单元的沟槽和台面的大小）上的可能的减小受FOM（品质因数）减小折衷的限制。品质因数（FOM）是Rdson（导通状态电阻）和栅极电荷Qg的乘积。台面宽度上的减小要求对漂移区的加强的掺杂以满足电荷平衡准则以及对在其处发生雪崩的位置（通常在沟槽下部处）进行控制。对应的增加的掺杂对导通状态电阻“Rdson”具有正面影响，但是还对栅极电荷“Qg”具有负面（非线性）影响。因此，在减小台面宽度以达到最低FOMg方面存在限制，因为FOM是Rdson和Qg的乘积。进一步缩放台面可能甚至导致FOM增加。在减小沟槽宽度的同时，可以以能够将FOM保持恒定同时还减小面积和成本的方式对Qg和Rdson这两者进行线性缩放。于是可以将沟槽宽度视为场板电极的宽度与电极的每一侧上的绝缘层的宽度之和。可以分开地考虑这两个尺寸。场板电极的电阻应当保持在一定范围内以首先确保源极在断开状态下被良好地钳位到地电位并且其次确保抵抗高频应用中的振铃的集成缓冲器功能。取决于所使用的材料，对于场板电极（通常是多晶硅）而言要求最小横截面即沟槽宽度以保持电阻受控。使用金属或硅化物来部分地或完全地替代用于场板电极材料的多晶硅可以被认为有助于减小电极的横截面并且因此减小沟槽宽度。场板电极和漏极区之间的隔离（也称为场氧化物）应当承受由阻断模式下的电压差引起的高电场。取决于所使用的材料（通常是二氧化硅），所要求的最小氧化物厚度与器件的最大击穿电压相关。为了减小绝缘层和沟槽的物理宽度，可以考虑使用具有更低介电常数的绝缘材料。根据在此描述的实施例，提供了具有更大的在沟槽下部处的厚度的绝缘材料和在沟槽侧壁上的绝缘材料—间隙（腔体）—绝缘材料堆叠。使用该结构以便使得能够与全二氧化硅层相比实现沟槽宽度上的减小。可以使用LOCOS（LocalOxidationofSilicon，硅的局部氧化）处理来生长在沟槽下部处的绝缘材料以确保机械稳定性。这种特征组合促本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n具有第一主表面的半导体衬底；/n沟槽，从第一主表面延伸到半导体衬底中并且具有底部和从底部延伸到第一主表面的侧壁；/n布置在沟槽中的场板；/n在沟槽中的封闭腔体，其中封闭腔体由绝缘材料限定并且在横向上被定位在场板的侧壁和沟槽的侧壁之间。/n

【技术特征摘要】
20180906 EP 18193028.01.一种半导体器件，包括：
具有第一主表面的半导体衬底；
沟槽，从第一主表面延伸到半导体衬底中并且具有底部和从底部延伸到第一主表面的侧壁；
布置在沟槽中的场板；
在沟槽中的封闭腔体，其中封闭腔体由绝缘材料限定并且在横向上被定位在场板的侧壁和沟槽的侧壁之间。


2.根据权利要求1所述的半导体器件，其中绝缘材料被布置在场板的侧壁上、沟槽的侧壁上以及沟槽的底部上，并且从场板的侧壁延伸到沟槽的侧壁以封盖封闭腔体。


3.根据权利要求1或2所述的半导体器件，其中绝缘材料在场板的侧壁上具有厚度d1，在沟槽的侧壁上具有厚度d2，并且在沟槽的底部与场板的下部之间具有厚度d3，其中d3>d1并且d3>d2。


4.根据权利要求3所述的半导体器件，其中10nm≤d1≤650nm，10nm≤d2≤650nm，30nm≤d3≤2000nm，并且腔体具有宽度wC，其中10nm≤wC≤650nm。


5.根据权利要求1至4中的任何一项所述的半导体器件，其中封闭腔体在横向上并且连续地围绕沟槽内的场板。


6.根据权利要求1至5中的任何一项所述的半导体器件，其中半导体器件包括漂移区、在漂移区上的本体区、在本体区上的源极区、以及如下的栅极电极沟槽：该栅极电极沟槽与沟槽间隔开并且从第一主表面延伸到源极区和本体区中。


7.根据权利要求1至6中的任何一项所述的半导体器件，其中沟槽是柱状的或伸长的。


8.一种方法，包括：
在半导体衬底的第一主表面中形成沟槽，沟槽具有底部和从底...

【专利技术属性】
技术研发人员：S莱奥曼，G埃伦特劳特，M勒施，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT