传输门结构、操作IC制造系统的方法和布局图生成系统技术方案

传输门结构包括第一有源区中的第一和第二PMOS晶体管和第二有源区中的第一和第二NMOS晶体管区域。第一PMOS晶体管和第二PMOS晶体管包括第一栅极结构和第二栅极结构，第一NMOS晶体管包括耦合到第二栅极结构的第三栅极结构，并且第二NMOS晶体管包括耦合到第一栅极结构的第四栅极结构。第一金属零段位于第一有源区上面，第二金属零段从第一金属零段偏移偏移距离，第三金属零段从第二金属零段偏移偏移距离，以及第四金属零段从第三金属零段偏移偏移距离并且位于第二有源区上面。本发明专利技术的实施例还涉及操作集成电路(IC)制造系统的方法和布局图生成系统。

Transmission gate structure, method of operating IC manufacturing system and layout generation system

【技术实现步骤摘要】
传输门结构、操作IC制造系统的方法和布局图生成系统
本专利技术的实施例涉及传输门结构、操作集成电路(IC)制造系统的方法和布局图生成系统。
技术介绍
集成电路(IC)有时包括传输门，以作为独立单元或与附加电路组件结合以实现高级功能。在传输门中，p型金属氧化物半导体(PMOS)晶体管与n型金属氧化物半导体(NMOS)晶体管同时操作以控制电流。
技术实现思路
本专利技术的实施例涉及一种传输门结构，包括：第一PMOS晶体管和第二PMOS晶体管，位于所述第一有源区中，其中，所述第一PMOS晶体管包括第一栅极结构，并且所述第二PMOS晶体管包括第二栅极结构；第一NMOS晶体管和第二NMOS晶体管，位于第二有源区中，其中，所述第一NMOS晶体管包括耦合到所述第二栅极结构的第三栅极结构，以及所述第二NMOS晶体管包括耦合到所述第一栅极结构的第四栅极结构；第一金属零段，位于所述第一有源区上面；第二金属零段，从所述第一金属零段偏移偏移距离；第三金属零段，从所述第二金属零段偏移所述偏移距离；以及第四金属零段，从所述第三金属零段偏移所述偏移距离并且位于所述第二有源区上面。本专利技术的另一实施例涉及一种操作用于制造传输门的集成电路(IC)制造系统的方法，所述方法包括：将IC布局图的第一有源区域与第一金属零区域重叠，所述第一有源区域包括第一PMOS晶体管和第二PMOS晶体管以及包括在所述PMOS晶体管的一个中的第一部分；使IC布局图的第二有源区域与第二金属零区域重叠，所述第二有源区域包括第一NMOS晶体管和第二NMOS晶体管以及包括在所述NMOS晶体管的一个中的第二部分；使第一部分与垂直于所述第一金属零区域和所述第二金属零区域的第一导电区域重叠；以及使第二部分与垂直于所述第一金属零区域和所述第二金属零区域的第二导电区域重叠，其中，使所述第一有源区域和所述第二有源区域重叠包括沿着以三倍的金属零轨道间距分隔开的轨道对准所述第一金属零区域和所述第二金属零区域，以及使所述第一有源区域或所述第二有源区域或所述第一部分或所述第二部分重叠中的至少一个由计算机的处理器执行。本专利技术的又一实施例涉及一种集成电路(IC)布局图生成系统，包括：处理器；以及非暂时性计算机可读存储介质，包括用于一个或多个程序的计算机程序代码，所述非暂时性计算机可读存储介质和所述计算机程序代码被配置为利用所述处理器使所述系统：沿着具有金属零轨道间距的连续第一轨道至第四轨道对准第一金属零区域至第四金属零区域；使所述第一金属零区域至所述第四金属零区域中的至少两个以及第一有源区域或第二有源区域中的至少一个与导电区域重叠；以及生成传输门的IC布局图，包括：使所述第一金属零区域与所述第一有源区域重叠；使所述第四金属零区域与所述第二有源区域重叠；以及使导电区域与栅极区域之间的所述第一有源区域的部分中的至少一个重叠并且包括在所述第一PMOS晶体管或所述第二PMOS晶体管中或栅极区域之间的所述第二有源区域的部分中并且包括在所述第一NMOS晶体管和所述第二NMOS晶体管中。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据一些实施例的传输门的示意图。图2是根据一些实施例的IC布局图和IC结构的图。图3是根据一些实施例的IC布局图和IC结构的图。图4是根据一些实施例的IC布局图和IC结构的图。图5是根据一些实施例的IC布局图和IC结构的图。图6是根据一些实施例的IC布局图和IC结构的图。图7是根据一些实施例的IC布局图和IC结构的图。图8是根据一些实施例的IC布局图和IC结构的图。图9是根据一些实施例的IC布局图和IC结构的图。图10是根据一些实施例的IC布局图和IC结构的图。图11是根据一些实施例的IC布局图和IC结构的图。图12是根据一些实施例的IC布局图和IC结构的图。图13是根据一些实施例的IC布局图和IC结构的图。图14是根据一些实施例的IC布局图和IC结构的图。图15是根据一些实施例的IC布局图和IC结构的图。图16是根据一些实施例的IC布局图和IC结构的图。图17是根据一些实施例的IC布局图和IC结构的图。图18是根据一些实施例的IC布局图和IC结构的图。图19是根据一些实施例的制造IC结构的方法的流程图。图20是根据一些实施例的操作IC制造系统的方法的流程图。图21是根据一些实施例的电子设计自动化(EDA)系统的框图。图22是根据一些实施例的IC制造系统及其相关的IC制造流程的框图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。以下描述组件、值、操作、材料、布置等的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。包含其他组件、值、操作、材料、布置等。例如，以下描述中，在第二种部件上方或者上形成第一种部件可以包括第一种部件和第二种部件直接接触形成的实施例，并且也可以包括在第一种部件和第二种部件之间可以形成额外的部件，使得第一种部件和第二种部件可以不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不表示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。在各个实施例中，传输门包括第一和第二PMOS晶体管、第一和第二NMOS晶体管、至少两个金属零段、第一PMOS晶体管和第二NMOS晶体管的栅极之间的导电路径、第二PMOS晶体管和第一NMOS晶体管的栅极之间的导电路径，以及将每个晶体管的源极-漏极(S/D)端子连接在一起的导电路径。至少一个导电路径包括垂直于金属零段的导电段，因此传输门使用对应于总共四个金属零轨道的金属零段布置。与基于多于四个金属零轨道的方法相比，传输门实施例具有较低的轮廓并且能够基于对应于四个金属零轨道的单元高度而包括在电路布局中。图1是根据一些实施例的传输门100的示意图。传输门100包括PMOS晶体管P1和P2、NMOS晶体管N1和N2、位于晶体管P1的栅极A1和晶体管N2的栅极A2之间的导电路径PA、位于晶体管P2的栅极B1和晶体管N1的栅极B2之间的导电路径PB，以及将晶体管P1、P2、N1和N2的每个的S/D端子(未标记)连接在一起的导电路径PC。在一些实施例中，传输门100通过执行方法1900和/或方法2000的一些或全部操作来形成和本文档来自技高网...

【技术保护点】
1.一种传输门结构，包括：/n第一PMOS晶体管和第二PMOS晶体管，位于所述第一有源区中，其中，所述第一PMOS晶体管包括第一栅极结构，并且所述第二PMOS晶体管包括第二栅极结构；/n第一NMOS晶体管和第二NMOS晶体管，位于第二有源区中，其中，/n所述第一NMOS晶体管包括耦合到所述第二栅极结构的第三栅极结构，以及/n所述第二NMOS晶体管包括耦合到所述第一栅极结构的第四栅极结构；/n第一金属零段，位于所述第一有源区上面；/n第二金属零段，从所述第一金属零段偏移偏移距离；/n第三金属零段，从所述第二金属零段偏移所述偏移距离；以及/n第四金属零段，从所述第三金属零段偏移所述偏移距离并且位于所述第二有源区上面。/n

【技术特征摘要】
20180906 US 62/727,903;20190802 US 16/530,7031.一种传输门结构，包括：
第一PMOS晶体管和第二PMOS晶体管，位于所述第一有源区中，其中，所述第一PMOS晶体管包括第一栅极结构，并且所述第二PMOS晶体管包括第二栅极结构；
第一NMOS晶体管和第二NMOS晶体管，位于第二有源区中，其中，
所述第一NMOS晶体管包括耦合到所述第二栅极结构的第三栅极结构，以及
所述第二NMOS晶体管包括耦合到所述第一栅极结构的第四栅极结构；
第一金属零段，位于所述第一有源区上面；
第二金属零段，从所述第一金属零段偏移偏移距离；
第三金属零段，从所述第二金属零段偏移所述偏移距离；以及
第四金属零段，从所述第三金属零段偏移所述偏移距离并且位于所述第二有源区上面。


2.根据权利要求1所述的传输门结构，还包括导电路径，所述导电路径包括导电段，所述导电段具有垂直于所述第一金属零段至所述第四金属零段的取向的取向。


3.根据权利要求2所述的传输门结构，其中，所述导电路径还包括所述第一金属零段至所述第四金属零段中的至少一个。


4.根据权利要求2所述的传输门结构，其中
所述导电段是金属一段，所述金属一段被配置为将所述第一金属零段耦合到所述第四金属零段，以及
所述导电路径被配置为将包括在所述第一PMOS晶体管和/或所述第二PMOS晶体管中的所述第一有源区的至少一部分耦合到包括在所述第一NMOS晶体管和/或所述第二NMOS晶体管中的所述第二有源区的至少一部分。


5.根据权利要求2所述的传输门结构，其中，所述导电段包括类金属限定(MD)段。


6.根据权利要求2所述的传输门结构，其中，所述导电路径被配置为将所述第二栅极结构耦合到所述第三栅极结构或将所述第一栅极结构耦合到所述第四栅极结构。


7.根据权利要求2所述的传输门结构，其中
所述导电段是第一金属一段，以及
所述导电路径，还包括：
第二金属一段；以及
金属二段，被配置为将所述第一金属一段耦...

【专利技术属性】
技术研发人员：简绍伦，江庭玮，田丽钧，苏品岱，陈庭榆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71