半超结FS IEGT结构及其制造方法技术

本发明专利技术涉及半超结FS IEGT结构及其制造方法，器件原胞设计采用半超结FS IEGT结构，可以更好的折衷动静态参数，提高器件的综合性能。本发明专利技术的IEGT结构采用Dummy沟槽的结构，Dummy沟槽没有连接到发射极，降低了沟道密度，可以提高器件短路能力；同时，Dummy沟槽区没有空穴通道，使空穴在此区域积累，产生IE效应，电导调制效应增强，导通压降降低；且由于集电极侧的空穴注入并没有增强，故关断时间不会明显增大；本发明专利技术的IEGT结构，可以实现低的导通压降和开关损耗，且具有较高的短路能力。

Structure and manufacturing method of semi super junction FS IEGT

【技术实现步骤摘要】
半超结FSIEGT结构及其制造方法
本专利技术涉及半导体功率器件
，具体涉及一种半超结FSIEGT结构及其制造方法。
技术介绍
绝缘栅双极晶体管（InsulateGateBipolarTransistor，IGBT）由于具有耐高压、低导通电阻、驱动简单以及相对较快的开关速度等特点，使其成为高压、中等开关速度应用领域功率开关器件中非常理想的选择。按照不同的器件结构，IGBT有穿通型IGBT（PunchThroughIGBT）、非穿通型IGBT（NonPunchThroughIGBT）和场截止型IGBT（Field-StopIGBT，FSIGBT）。采用沟槽栅结构的FSIGBT可以更好的改善导通压降和开关损耗之间的折衷关系。沟槽栅结构由于较高的原胞密度，可以降低正向导通压降，但其短路电流大，导致短路能力较差。IGBT可以和现有的超结工艺兼容，将超结理论应用于IGBT，可以降低漂移区厚度，从而进一步降低导通压降和开关损耗，提高器件性能。
技术实现思路
本专利技术的目的是提供一种半超结FSIEGT结构及其制造方法,更好的折衷动静态参数，提高器件的综合性能。本专利技术所采用的技术方案为：半超结FSIEGT结构的制造方法，其特征在于：器件原胞设计采用半超结FSIEGT结构。所述的半超结FSIEGT结构的制造方法，其特征在于：具体包括以下步骤：步骤一：选取N型FZ衬底；步骤二：沟槽刻蚀并进行P型外延层的回填，并进行CMP工艺，形成间隔的P-和N-漂移区；步骤三：沟槽刻蚀，生长栅氧及多晶硅并回刻；步骤四：P-body注入并推阱及N+注入并推阱；步骤五：层间介质淀积，并光刻形成接触孔；步骤六：正面金属淀积和光刻，形成Emitter和Gate电极；步骤七：背面减薄，进行FS层和P+注入，并激光退火；步骤八：背面金属淀积，形成Collector电极，形成最终器件结构。如所述的半超结FSIEGT结构的制造方法制造的半超结FSIEGT结构。本专利技术具有以下优点：本专利技术的IEGT结构采用Dummy沟槽的结构，Dummy沟槽没有连接到发射极，降低了沟道密度，可以提高器件短路能力；同时，Dummy沟槽区没有空穴通道，使空穴在此区域积累，产生IE（InjectionEnhancement）效应，电导调制效应增强，导通压降降低；且由于集电极侧的空穴注入并没有增强，故关断时间不会明显增大。本专利技术的IEGT结构，可以实现低的导通压降和开关损耗，且具有较高的短路能力。附图说明图1为本专利技术步骤一的示意图。图2为本专利技术步骤二的示意图。图3为本专利技术步骤三的示意图。图4为本专利技术步骤四的示意图。图5为本专利技术步骤五的示意图。图6为本专利技术步骤六的示意图。图7为本专利技术步骤七的示意图。图8为本专利技术步骤八的示意图。具体实施方式下面结合具体实施方式对本专利技术进行详细的说明。场截止型IGBT（Field-StopIGBT，FSIGBT）能实现通态损耗与器件耐压以及通态损耗与开关损耗之间的良好折衷。电子注入增强型栅极晶体管（InjectionEnhancementGateTransistor，IEGT）采用Dummy沟槽结构，产生电子注入增强效应，减小器件导通压降，且降低了沟道密度，可以提高器件短路能力。半超结IEGT将超结理论应用于IGBT芯片设计，可以减薄漂移区厚度，同时降低导通压降和开关损耗。现有的FSIGBT或IEGT结构，是在击穿电压、导通压降、开关损耗和短路能力等部分参数得到优化，本专利技术涉及半超结FSIEGT结构的制造方法，半超结电子注入增强型栅极晶体管可以更好的折衷上述动静态参数，提高器件的综合性能。具体包括以下步骤：步骤一：选取N型FZ衬底；步骤二：沟槽刻蚀并进行P型外延层的回填，并进行CMP工艺，形成间隔的P-和N-漂移区；步骤三：沟槽刻蚀，生长栅氧及多晶硅并回刻；步骤四：P-body注入并推阱及N+注入并推阱；步骤五：进行1-3μm厚度层间介质的淀积，并光刻形成接触孔；步骤六：正面金属淀积和光刻，形成Emitter和Gate电极；步骤七：背面减薄，进行FS层和P+注入，并激光退火；步骤八：背面金属淀积，形成Collector电极，形成最终器件结构。本专利技术的内容不限于实施例所列举，本领域普通技术人员通过阅读本专利技术说明书而对本专利技术技术方案采取的任何等效的变换，均为本专利技术的权利要求所涵盖。本文档来自技高网...

【技术保护点】
1.半超结FS IEGT结构的制造方法，其特征在于：/n器件原胞设计采用半超结FS IEGT结构；/n具体包括以下步骤：/n步骤一：选取 N型FZ衬底；/n步骤二：沟槽刻蚀并进行P型外延层的回填，并进行CMP工艺，形成间隔的P-和N-漂移区；/n步骤三：沟槽刻蚀，生长栅氧及多晶硅并回刻；/n步骤四：P-body注入并推阱及N+注入并推阱，两个Gate中间的P-body上无N+注入；/n步骤五：层间介质淀积，并光刻形成接触孔；/n步骤六：正面金属淀积和光刻，形成Emitter和Gate电极；/n步骤七：背面减薄，进行FS层和P+注入，并激光退火；/n步骤八：背面金属淀积，形成Collector电极，形成最终器件结构。/n

【技术特征摘要】
1.半超结FSIEGT结构的制造方法，其特征在于：
器件原胞设计采用半超结FSIEGT结构；
具体包括以下步骤：
步骤一：选取N型FZ衬底；
步骤二：沟槽刻蚀并进行P型外延层的回填，并进行CMP工艺，形成间隔的P-和N-漂移区；
步骤三：沟槽刻蚀，生长栅氧及多晶硅并回刻；
步骤四：P-body注入并推阱及N+注入并推阱，两个Gate中间的P-b...

【专利技术属性】
技术研发人员：周宏伟，闫宏丽，刘鹏飞，杜忠鹏，徐西昌，
申请(专利权)人：西安龙腾新能源科技发展有限公司，
类型：发明
国别省市：陕西;61