数据存储装置制造方法及图纸

数据存储装置的控制器的多阶层中央处理单元设计。多阶层中央处理单元中，发送端具有多个指令队列，使多笔指令得以队列于其中，实时传送给接收端。各指令队列负责特定属性的指令的队列。

Data storage device

【技术实现步骤摘要】
数据存储装置
本案有关于数据存储装置的控制器架构。
技术介绍
非挥发式存储器有多种形式─例如，闪存(flashmemory)、磁阻式随机存取存储器(MagnetoresistiveRAM)、铁电随机存取存储器(FerroelectricRAM)、电阻式随机存取存储器(ResistiveRAM)、自旋转移力矩随机存取存储器(SpinTransferTorque-RAM，STT-RAM)…等，用于长时间数据保存，可做为存储媒体实现一数据存储装置。一数据存储装置是以一控制器控制一非挥发式存储器。该控制器的设计为本
一项重要课题。
技术实现思路
本案一种实施方式以多阶层架构设计一中央处理单元(centralprocessingunit)，使之应用于一数据存储装置的一控制器。关于该中央处理单元中不同阶层之间的指令传送，本案令发送端具有多个指令队列(commandqueues)，使多笔指令得以队列于其中，实时传送给接收端。一种实施方式中，一第一指令队列存有一第一指令，一第二指令则由一第二指令队列存储；第二指令的队列不受第一指令延滞。接收端收到该第一指令后会回复发送端一确收反馈。由于发送端早已在该第二指令队列备妥该第二指令，一旦获得该第一指令的该确收反馈，即可自该第二指令队列将该第二指令传送至接收端。一种实施方式中，接收端有多个存储器。发送端所提供的该等指令队列分别对应该等存储器。一种实施方式中，对应一第一存储器的一第一指令队列存有以该第一存储器为目的地的一第一指令，以一第二存储器为目的地的一第二指令则由对应该第二存储器的一第二指令队列存储；第二指令的队列不受第一指令延滞。该第一指令存入该第一存储器后，一确收反馈回传发送端。由于发送端早已在该第二指令队列备妥该第二指令，一旦获得该第一指令的该确收反馈，即可自该第二指令队列将该第二指令传送至该第二存储器。一种实施方式中，接收端为多核设计，具有多个处理器，各自对应有存储器。一第一指令队列对应一第一处理器，用于暂存以该第一处理器中的一第一存储器为目的地的指令。一第二指令队列对应一第二处理器，用于暂存以该第二处理器中的一第二存储器为目的地的指令。一种实施方式中，以该第一存储器为目的地的一第一指令是填入该第一指令队列，以该第二存储器为目的地的一第二指令是填入该第二指令队列；第二指令的队列不受第一指令延滞。该第一指令存入该第一处理器上的该第一存储器后，一确收反馈回传发送端。由于发送端早已在该第二指令队列备妥该第二指令，一旦获得该第一指令的该确收反馈，即可自该第二指令队列将该第二指令传送至该第二处理器上的该第二存储器。一种实施方式中，多个指令队列是采轮询(roundrobin)方式轮流使用发送端与接收端之间的传输接口。一种实施方式中，各指令队列采先入先出(FIFO)存储结构，更显著增强指令队列能力。下文特举实施例，并配合所附图示，详细说明本
技术实现思路
。附图说明图1图解根据本案一种实施方式实现的一数据存储装置100；图2图解根据本案一种实施方式所实现的一中央处理单元200；图3图解根据本案一种实施方式所实现的一中央处理单元300，其中包括多核的后端(BE)；图4为根据本案一种实施方式所实现的处理系统400，其中指令控制器404采用轮询(roundrobin)技术；以及图5根据本案一种实施方式图解分别包括先入先出(FIFO)缓冲器502_1、502_2、502_3以及502_4的指令队列504_1、504_2、504_3以及504_4。附图标记：100数据存储装置；102闪存；104控制器；106主机；108中央处理单元；110闪存控制器；112前端(FE)；114后端(BE)；200中央处理单元；202、204处理系统；206内连；208、214处理器；210、216指令控制器；212、218处理系统202以及204各自具有的一存储器模块；220_1…220_n指令队列；222_1…222_n存储器；300中央处理单元；302处理系统；304_1…304_4处理系统；306_1…306_4存储器；308_1…308_4指令队列；400处理系统；402处理器；404指令控制器；406存储器；410_1…410_4指令队列；412轮询控制器；414_1…414_4轮询队列；502_1…502_4先入先出(FIFO)缓冲器；504_1…504_4指令队列。具体实施方式以下叙述列举本专利技术的多种实施例。以下叙述介绍本专利技术的基本概念，且并非意图限制本
技术实现思路
。实际专利技术范围应依照权利要求书界定之。非挥发式存储器可以是闪存(FlashMemory)、磁阻式随机存取存储器(MagnetoresistiveRAM)、铁电随机存取存储器(FerroelectricRAM)、电阻式存储器(ResistiveRAM，RRAM)、自旋转移力矩随机存取存储器(SpinTransferTorque-RAM，STT-RAM)…等，提供长时间数据保存的存储媒体。以下特别以闪存为例进行讨论。现今数据存储装置常以闪存为存储媒体，实现存储卡(MemoryCard)、通用串行总线闪存装置(USBFlashDevice)、固态硬盘(SSD)…等产品。有一种应用是采多芯片封装、将闪存与其控制器包装在一起─称为嵌入式闪存模块(如eMMC)，或是将闪存、控制器以及DRAM包装在一起。以闪存为存储媒体的数据存储装置可应用于多种电子装置中。所述电子装置包括智能型手机、穿戴装置、平板计算机、虚拟现实设备…等。电子装置的运算模块可视为主机(Host)，操作所使用的数据存储装置，以存取其中闪存。以闪存为存储媒体的数据存储装置也可用于建构数据中心。例如，服务器可操作固态硬盘(SSD)阵列形成数据中心。服务器即可视为主机，操作所链接的固态硬盘，以存取其中闪存。数据存储装置提供控制器，用以根据主机指令操作闪存。图1图解根据本案一种实施方式实现的数据存储装置100。数据存储装置100包括闪存102以及控制器104，数据存储装置100可更包括DRAM，用以暂存数据，其中，DRAM可配置于数据存储装置100中，或由主机106所配置的DRAM所虚拟而成。主机106可通过PCIe接口、SATA接口或SAS(SerialAttachedSCSI)接口来控制数据存储装置100的运作，根据快速非挥发式存储器(NVMe)或AHCI规范与该控制器104通信。该控制器104具有中央处理单元(CPU)108以及闪存控制器(如，NANDflashcontroller，简称NFC)110。根据该主机106下达的主机指令，该中央处理单元108操作该闪存控制器110对该闪存102本文档来自技高网...

【技术保护点】
1.一种数据存储装置，包括：/n一非挥发式存储器；以及/n一控制器，操作该非挥发式存储器，包括一中央处理单元，/n其中：/n该中央处理单元采用多阶层架构，不同阶层的处理系统彼此通讯，其中一第一处理系统上，安装供实现一发送端的一指令控制器包括多个指令队列，其中一第一指令队列队列有一第一指令时，该第一处理系统的一第一处理器是将一第二指令填入一第二指令队列待发送。/n

【技术特征摘要】
20181204 TW 107143390;20180822 US 62/720,9421.一种数据存储装置，包括：
一非挥发式存储器；以及
一控制器，操作该非挥发式存储器，包括一中央处理单元，
其中：
该中央处理单元采用多阶层架构，不同阶层的处理系统彼此通讯，其中一第一处理系统上，安装供实现一发送端的一指令控制器包括多个指令队列，其中一第一指令队列队列有一第一指令时，该第一处理系统的一第一处理器是将一第二指令填入一第二指令队列待发送。


2.根据权利要求1所述的数据存储装置，其特征在于：
该指令控制器将该第一指令自该第一指令队列经一传输接口发送至一接收端后，收集该接收端接收该第一指令后回传的一确收反馈，随之将该第二指令队列所队列的该第二指令自该第一处理系统藉该传输接口发送出去。


3.根据权利要求2所述的数据存储装置，其特征在于：
该第一指令队列对应一第一存储器，且由该第一处理系统自该第一指令队列发送出去的该第一指令以该第一存储器为目的地；且
该第二指令队列对应一第二存储器，且由该第一处理系统自该第二指令队列发送出去的该第二指令以该第二存储器为目的地。


4.根据权利要...

【专利技术属性】
技术研发人员：吴俊翰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71