用于堆叠集成电路的混合接合技术制造技术

本发明专利技术实施例涉及用于堆叠集成电路的混合接合技术。本发明专利技术一些实施例提供一种三维3D集成电路IC以及制造三维3D集成电路IC的方法。在一些实施例中，第二IC裸片通过第一接合结构接合到第一IC裸片。所述第一接合结构接触所述第一IC裸片的第一互连结构和所述第二IC裸片的第二互连结构，且具有混合接合在一起的第一部分和第二部分。第三IC裸片通过第三接合结构接合到所述第二IC裸片。所述第三接合结构包括贯穿所述第二IC裸片的所述第二衬底放置的第二TSV(贯穿衬底通路)且包含根据本发明专利技术的各种实施例的各种接合结构。

Hybrid bonding technology for stacked integrated circuits

【技术实现步骤摘要】
用于堆叠集成电路的混合接合技术
本专利技术实施例是有关用于堆叠集成电路的混合接合技术。
技术介绍
半导体行业已通过缩减最小构件尺寸而不断改进集成电路(IC)的处理能力和功率消耗。然而，近年来，工艺限制已使得难以继续缩减最小构件尺寸。将二维(2D)IC堆叠成三维(3D)IC已成为继续改进IC的处理能力和功率消耗的潜在方法。
技术实现思路
本专利技术的一实施例涉及一种三维(3D)集成电路(IC)，其包括：第一IC裸片，其包括第一衬底和所述第一衬底上方的第一互连结构；第二IC裸片，其包括第二衬底和所述第二衬底上方的第二互连结构，其中所述第二IC裸片通过第一接合结构接合到所述第一IC裸片，所述第一接合结构包括接触所述第一互连结构的第一部分和接触所述第二互连结构的第二部分，其中所述第一部分和所述第二部分混合接合在一起；和第三IC裸片，其包括第三衬底和所述第三衬底上方的第三互连结构，其中所述第三IC裸片通过第三接合结构接合到所述第二IC裸片，其中所述第三接合结构布置于相对于对应互连结构的所述第二IC裸片的背侧与所述第三IC裸片的背侧之间，且包括贯穿所述第二衬底放置的第二TSV(贯穿衬底通路)和贯穿所述第三衬底放置的第三TSV。本专利技术的一实施例涉及一种三维(3D)集成电路(IC)，其包括：第一IC裸片；第二IC裸片，其包括第二衬底和所述第二衬底上方的第二互连结构，所述第二IC裸片具有前侧和与所述前侧相对的背侧，其中所述第一IC裸片通过第一接合结构接合到所述第二IC裸片的所述前侧；和第三IC裸片，其包括第三衬底和所述第三衬底上方的第三互连结构，其中所述第三IC裸片通过第三接合结构接合到所述第二IC裸片的所述背侧，其中所述第三接合结构包括贯穿所述第二衬底放置且直接接合到所述第三IC裸片的导电构件的第二TSV(贯穿衬底通路)，所述导电构件具有沿与所述第二TSV的侧壁相反的方向倾斜的侧壁。本专利技术的一实施例涉及一种用于制造一个三维(3D)集成电路(IC)的方法，所述方法包括：提供且接合第一IC裸片和第二IC裸片，所述第一IC裸片包括第一衬底和所述第一衬底上方的第一互连结构且所述第二IC裸片包括第二衬底和所述第二衬底上方的第二互连结构，其中所述第二IC裸片通过第一接合结构接合到所述第一IC裸片，所述第一接合结构包括接触所述第一互连结构的第一部分和接触所述第二互连结构的第二部分；薄化所述第二衬底且贯穿所述第二衬底形成第二TSV；提供且接合第三IC裸片和第四IC裸片，所述第三IC裸片包括第三衬底和所述第三衬底上方的第三互连结构且所述第四IC裸片包括第四衬底和所述第四衬底上方的第四互连结构，其中所述第四IC裸片通过第二接合结构接合到所述第三IC裸片，所述第二接合结构包括接触所述第三互连结构的第一部分和接触所述第四互连结构的第二部分；薄化所述第三衬底且贯穿所述第三衬底形成第三TSV；和透过所述第二TSV和所述第三TSV接合所述第二衬底和所述第三衬底。附图说明当结合附图阅读时，从下文详细描述最好地理解本揭露的方面。应注意，根据标准行业实践，各种构件不一定按比例绘制。事实上，为清楚论述起见，可任意增大或减小各种构件的尺寸。图1到3绘示根据一些实施例的用于制造包含背对背接合结构的三维(3D)集成电路(IC)的方法的一系列截面图。图4和5绘示根据一些替代实施例的包含背对背接合结构的3DIC的截面图。图6到8绘示根据一些额外实施例的包含背对背接合结构的3DIC的各种区域截面图。图9到14绘示根据一些实施例的包含正面-背面接合结构的3DIC的截面图。图15到19绘示根据一些实施例的用于制造包含正面-背面接合结构的三维(3D)集成电路(IC)的方法的一系列截面图。图20绘示根据一些实施例的形成集成电路装置的方法的流程图。具体实施方式本揭露提供用于实施本揭露的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本揭露。当然，这些仅仅是实例且并非打算为限制性。例如，在下文描述中第一构件形成于第二构件上方或上可包含其中第一构件和第二构件形成为直接接触的实施例，且也可包含其中额外构件可形成于第一构件与第二构件之间，使得第一构件和第二构件可不直接接触的实施例。另外，本揭露可在各项实例中重复元件符号和/或字母。此重复出于简化和清楚的目的且本身不指示所论述的各项实施例和/或配置之间的关系。此外，为便于描述，空间相对术语(例如“在…下面”、“在…下方”、“下”、“在…上方”、“上”和类似者)可在本文中用来描述一个元件或构件与另一(其它)元件或构件的关系，如图中所绘示。空间相对术语打算涵盖除图中所描绘的定向以外装置或设备在使用或操作中的不同定向。装置或设备可以其它方式定向(旋转90度或按其它定向)且据此可同样解释本文中所使用的空间相对描述词。甚至，术语“第一”、“第二”、“第三”、“第四”和类似者仅仅是通用识别符且因而可在各种实施例中互换。例如，虽然在一些实施例中一元件(例如，一导电线)可被称为“第一”元件，但在其它实施例中所述元件可被称为“第二”元件。三维(3D)集成电路(IC)包括彼此上下堆叠且接合的多个二维(2D)IC裸片。用来制造3DIC的方法的一个包含首先面对面接合第一IC裸片和第二IC裸片。第一IC裸片和第二IC裸片包括各自半导体衬底、半导体衬底之间的各自互连结构。互连结构包括交替金属线堆叠(例如，水平布线)和金属通路(例如，垂直布线)。面对面接合意味着使第一IC裸片和第二IC裸片的各自接合结构放置于互连结构之间。接着，可从第二IC裸片的背侧执行薄化工艺以薄化第二衬底，且将第三IC裸片接合到第二IC裸片。可将第三IC裸片从前侧接合到第二IC裸片的背侧，即，形成正面-背面接合，且从第三IC裸片的背侧暴露半导体衬底。也可将第三IC裸片从背侧接合到第二IC裸片的背侧，即，形成背对背接合，且从第三IC裸片的前侧暴露互连结构。接着，可继续将第四IC裸片接合到第三IC裸片的经暴露侧。随着技术发展且电路变得越来越复杂，可将更多2DIC裸片堆叠在一起。当3DIC包含三个或五个以上堆叠式2DIC裸片时，制造周期变得非常长。需要改进效率且缩短制造周期。鉴于前述内容，本申请案的各项实施例涉及一种用来制造3DIC且改进制造周期的“并行”方法。还揭露可以更及时方式形成的改进式混合接合结构的各项实施例。例如参考图1到3，将多个裸片(例如四个IC裸片10、20、30和40)垂直地堆叠于一起以形成3DIC。在一些实施例中，多个裸片可分成两个或更多个子群组以便接合且接着接合在一起。例如，第一IC裸片10和第二IC裸片20可接合在一起，且第三IC裸片30和第四IC裸片40可同时接合在一起或至少具有重叠的处理时间。接着，可将经接合子群组接合在一起。与其中多个裸片接连地接合在一起的循序制造工艺相比，此“并行”制造工艺缩短整个制造周期。下文揭露一些实例接合工艺和接合结构。如图1中所展示，可通过第一接合结构132将第一IC裸片10和第二IC裸片20面对面接合在一起。第一IC裸片本文档来自技高网...

【技术保护点】
1.一种三维3D集成电路IC，其包括：/n第一IC裸片，其包括第一衬底和所述第一衬底上方的第一互连结构；/n第二IC裸片，其包括第二衬底和所述第二衬底上方的第二互连结构，其中所述第二IC裸片通过第一接合结构接合到所述第一IC裸片，所述第一接合结构包括接触所述第一互连结构的第一部分和接触所述第二互连结构的第二部分，其中所述第一部分和所述第二部分混合接合在一起；和/n第三IC裸片，其包括第三衬底和所述第三衬底上方的第三互连结构，其中所述第三IC裸片通过第三接合结构接合到所述第二IC裸片，其中所述第三接合结构布置于相对于对应互连结构的所述第二IC裸片的背侧与所述第三IC裸片的背侧之间，且包括贯穿所述第二衬底放置的第二TSV(贯穿衬底通路)和贯穿所述第三衬底放置的第三TSV。/n

【技术特征摘要】
20180815 US 15/998,4551.一种三维3D集成电路IC，其包括：
第一IC裸片，其包括第一衬底和所述第一衬底上方的第一互连结构；
第二IC裸片，其包括第二衬底和所述第二衬底上方的第二互连结构，其中所述第二IC裸片通过第一接合结构接合到所述第一IC裸片，所述第一接合结构包括接触所述第一互连结构的第一部分和接触所述第二互连结构的第二部分，其中所述第一部分和所述第二部分混合接合在一起；和
第三IC裸片，其包括第三衬底和所述第三衬底上方的第三互连结构，其中所述第三IC裸片通过第三接合结构接合到所述第二IC裸片，其中所述第三接合结构布置于相对于对应互连结构的所述第二IC裸片的背侧与所述第三IC裸片的背侧之间，且包括贯穿所述第二衬底放置的第二TSV(贯穿衬底通路)和贯穿所述第三衬底放置的第三TSV。


2.根据权利要求1所述的3DIC，
其中所述第二TSV与所述第三TSV直接接触，且所述第二衬底与所述第三衬底直接接触。


3.根据权利要求1所述的3DIC，
其中所述第三接合结构进一步包括放置于所述第二TSV与所述第三TSV之间的接合金属线和接合金属通路。


4.根据权利要求3所述的3DIC，
其中所述第三接合结构进一步包括放置于所述第二TSV与所述第三TSV之间的重布层。


5.根据权利要求4所述的3DIC，
其中所述接合金属线与所述重布层直接接触。


6.根据权利要求1所述的3DIC，
其中所述第一互连结构包括交替地堆叠于第一ILD层(层间介电质层)中的第一多个金属线和第一多个金属通路；
其中所述第二互连结构包括交替地堆叠于第二ILD层中的第二多个金属线和第二多个金属通路；且
其中所述第三互连结构包括交替地堆叠于第三ILD层中的第三多个金属线和第三多个金属通路。


7.根据权利要求6所述的3DIC，
其中所述第二TSV覆盖所述第二互连结构，触及最接近于所述第二衬底的所述第二多个金属线的一个；且
其中所述第三TSV覆盖所述第三互连结构，触及最接近于所述第三衬底的所述第三多个金属线的一个。

<...

【专利技术属性】
技术研发人员：吴国铭，王俊智，杨敦年，林杏芝，刘人诚，高敏峰，林永隆，黄诗涵，陈奕男，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71