一种高可靠性上电复位电路制造技术

本发明专利技术公开了一种上电复位电路，包括：自偏置电路、启动电路和比较电路。在本发明专利技术的实施例中，使用自偏置电流源，进行电流比较产生2倍Vth的POR监测电压。在既有的电流比较电路中，增加第四节点N4到GND的电阻通路(R2、R3)，基本可以避免POR输出不定态。

A high reliability power on reset circuit

【技术实现步骤摘要】
一种高可靠性上电复位电路
本专利技术涉及集成电路
具体而言，本专利技术涉及一种高可靠性上电复位电路。
技术介绍
芯片上电时需要上电复位POR(Power-on-Reset)电路产生复位信号将内部寄存器复位。常用的电路方式有电容电阻结构和电平触发结构。图1示出现有技术的一种上电复位电路的示意图。如图1所示，该上电复位电路包括延迟生成部分110和脉冲生成部分120。该上电复位电路利用电容电阻乘积的时间常数做延迟在POR-PG端口130产生复位信号。图2示出现有技术的一种上电复位电路的示意图。该上电复位电路由PMOS型晶体管MP0、电阻R0、电容C0和2个反相器构成。当电源电压低于晶体管MP0的阈值电压时，N1节点是低电平，POR输出等于0。当电源电压VCC上升到大于晶体管MP0的阈值电压Vth后，晶体管MP0产生电流，开始给电阻R0和电容C0充电。当N1节点的电压大于反相器的翻转阈值电压时，POR输出1。图3示出现有技术的一种上电复位电路的示意图。该上电复位电路由2个PMOS晶体管MP1、MP2、2个NMOS晶体管MN1、MN2，施密特电路IC1和反相器U1构成。晶体管MP1属于弱上拉管，晶体管MN2属于弱下拉管。当电源电压低于阈值电压Vth时，POR输出不定。当电源电压介于Vth和2倍Vth之间，晶体管MP1和晶体管MN2导通，施密特输入电压N1为低电平，POR输出0。当电源电压大于2倍Vth时，晶体管MP2和晶体管MN1导通。由于晶体管MP2驱动能力比晶体管MN2驱动能力大，因此施密特输入N1变成高电平，POR输出1。图4示出现有技术的一种上电复位电路的示意图。该上电复位电路由带隙基准电压源、比较器、分压模块构成。电源分压和基准电压源通过比较器进行比较。当电源分压V1大于基准电压源Vref时，POR输出高。该电路优点是监测电压相对比较精确。图1所示现有技术无法在慢速上电中产生复位信号。图2所示现有技术的POR监测电压低。当POR监测电压需要较高时，偏差会比较大。图3所示现有技术电路功耗较大，而且当掉电速度较快时，节点N1会处于高阻态，OUT输出电压不确定。图4所示现有技术不适合低电压应用。电源电压低于比较器最低工作电压时，POR输出不定，另外由于基准电压的建立时间和比较器的响应时间限制，电路无法对快速上电产生复位信号。因此，本领域需要对上电复位电路进行改进。
技术实现思路
针对现有技术中的上电复位电路存在的问题，本专利技术的一个实施例提供一种上电复位电路，包括：自偏置电路、启动电路和比较电路，其中所述自偏置电路包括第一电阻R1、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一NMOS晶体管MN1、第二NMOS晶体管MN2，第一电阻R1连接在电源VCC与第一节点N1之间；第一PMOS晶体管MP1的源级连接到电源VCC、漏极连接到第二节点N2，栅极连接到第一节点N1；第二PMOS晶体管MP2的源级连接到第一节点N1，漏极连接到第三节点N3，栅极连接到第二节点N2；第一NMOS晶体管MN1的源级接地，漏极连接到第二节点N2，栅极连接到第三节点N3；第二NMOS晶体管MN2的源级接地，漏极和栅极相互连接并且连接到第三节点N3，所述启动电路连接在第二节点N2和接地之间，所述比较电路包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第二电阻R2、第三电阻R3以及反相器INV，第三PMOS晶体管MP3的源级连接到电源VCC、漏极连接到第四节点N4，栅极连接到第一节点N1；第四PMOS晶体管MP4的源级连接到电源VCC、漏极连接到第五节点N5，栅极连接到第四节点N4；第三NMOS晶体管MN3的源级通过第二电阻R2接地、漏极连接到第四节点N4，栅极连接到第三节点N3；第三电阻R3的一端连接到第四节点N4，另一端连接到第三NMOS晶体管MN3的源级；第四NMOS晶体管MN4漏极连接到第五节点N5，栅极连接到第四节点N4，源级接地；反相器INV的输入端连接到第五节点N5，输出端连接到输出POR。本专利技术的另一个实施例提供一种上电复位电路，包括：自偏置电路、启动电路和比较电路，所述自偏置电路包括第一电阻R1、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一NMOS晶体管MN1、第二NMOS晶体管MN2，第一电阻R1连接在接地GND与第一节点N1之间；第一PMOS晶体管MP1的源级连接到电源VCC、漏极连接到第二节点N2，栅极连接到第三节点N3；第二PMOS晶体管MP2的源级连接到电源VCC，漏极和栅极相连并连接到第三节点N3；第一NMOS晶体管MN1的源级接地，漏极连接到第二节点N2，栅极连接到第一节点N1；第二NMOS晶体管MN2的源级连接到第一节点N1，漏极连接到第三节点N3，栅极相连接到第二节点N2，所述启动电路连接在第二节点N2和电源VCC之间。所述比较电路包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第二电阻R2、第三电阻R3以及反相器INV，第三PMOS晶体管MP3的源级连接到电源VCC、漏极连接到第四节点N4，栅极连接到第三节点N3；第四PMOS晶体管MP4的源级连接到电源VCC、漏极连接到第五节点N5，栅极连接到第四节点N4；第三NMOS晶体管MN3的源级通过第二电阻R2接地、漏极连接到第四节点N4，栅极连接到第一节点N1；第三电阻R3的一端连接到第四节点N4，另一端连接到第三NMOS晶体管MN3的源级；第四NMOS晶体管MN4漏极连接到第五节点N5，栅极连接到第四节点N4，源级接地；反相器INV的输入端连接到第五节点N5，输出端连接到输出POR。在本专利技术的实施例中，所述启动电路是电阻器。在本专利技术的实施例中，所述启动电路是MOS晶体管。在本专利技术的实施例中，所述的上电复位电路还包括设置在第四PMOS晶体管MP4的源级或漏极处的电阻。在本专利技术的实施例中，所述的上电复位电路还包括设置在第四PMOS晶体管MP4的源级处的第五PMOS晶体管MP5，源级连接到电源VCC，漏极连接到第四PMOS晶体管MP4的源级，栅极连接到第三PMOS晶体管MP3的栅极。在本专利技术的实施例中，上电复位电路还包括第五NMOS晶体管MN5，所述第五NMOS晶体管MN5的源级接地，漏极连接到第四NMOS晶体管MN4的源级，栅极连接到第三NMOS晶体管MN3的栅极。在本专利技术的实施例中，上电复位电路还包括第四电阻，所述第四电阻连接在第四NMOS晶体管MN4的源级和接地之间。在本专利技术的实施例中，上电复位电路还包括设置在第四PMOS晶体管MP4的源级或漏极处的电阻。在本专利技术的实施例中，上电复位电路还包括设置在第四PMOS晶体管MP4的源级处的第五PMOS晶体管MP5，源级连接到电源VCC，漏极连接到第四PMOS晶体管MP4的源级，栅极连接到第三PMO本文档来自技高网...

【技术保护点】
1.一种上电复位电路，包括：/n自偏置电路、启动电路和比较电路，/n其中所述自偏置电路包括第一电阻R1、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一NMOS晶体管MN1、第二NMOS晶体管MN2，第一电阻R1连接在电源VCC与第一节点N1之间；第一PMOS晶体管MP1的源级连接到电源VCC、漏极连接到第二节点N2，栅极连接到第一节点N1；第二PMOS晶体管MP2的源级连接到第一节点N1，漏极连接到第三节点N3，栅极连接到第二节点N2；第一NMOS晶体管MN1的源级接地，漏极连接到第二节点N2，栅极连接到第三节点N3；第二NMOS晶体管MN2的源级接地，漏极和栅极相互连接并且连接到第三节点N3，/n所述启动电路连接在第二节点N2和接地之间，/n所述比较电路包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第二电阻R2、第三电阻R3以及反相器INV，第三PMOS晶体管MP3的源级连接到电源VCC、漏极连接到第四节点N4，栅极连接到第一节点N1；第四PMOS晶体管MP4的源级连接到电源VCC、漏极连接到第五节点N5，栅极连接到第四节点N4；第三NMOS晶体管MN3的源级通过第二电阻R2接地、漏极连接到第四节点N4，栅极连接到第三节点N3；第三电阻R3的一端连接到第四节点N4，另一端连接到第三NMOS晶体管MN3的源级；第四NMOS晶体管MN4漏极连接到第五节点N5，栅极连接到第四节点N4，源级接地；反相器INV的输入端连接到第五节点N5，输出端连接到输出POR。/n...

【技术特征摘要】
1.一种上电复位电路，包括：
自偏置电路、启动电路和比较电路，
其中所述自偏置电路包括第一电阻R1、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一NMOS晶体管MN1、第二NMOS晶体管MN2，第一电阻R1连接在电源VCC与第一节点N1之间；第一PMOS晶体管MP1的源级连接到电源VCC、漏极连接到第二节点N2，栅极连接到第一节点N1；第二PMOS晶体管MP2的源级连接到第一节点N1，漏极连接到第三节点N3，栅极连接到第二节点N2；第一NMOS晶体管MN1的源级接地，漏极连接到第二节点N2，栅极连接到第三节点N3；第二NMOS晶体管MN2的源级接地，漏极和栅极相互连接并且连接到第三节点N3，
所述启动电路连接在第二节点N2和接地之间，
所述比较电路包括第三PMOS晶体管MP3、第四PMOS晶体管MP4、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第二电阻R2、第三电阻R3以及反相器INV，第三PMOS晶体管MP3的源级连接到电源VCC、漏极连接到第四节点N4，栅极连接到第一节点N1；第四PMOS晶体管MP4的源级连接到电源VCC、漏极连接到第五节点N5，栅极连接到第四节点N4；第三NMOS晶体管MN3的源级通过第二电阻R2接地、漏极连接到第四节点N4，栅极连接到第三节点N3；第三电阻R3的一端连接到第四节点N4，另一端连接到第三NMOS晶体管MN3的源级；第四NMOS晶体管MN4漏极连接到第五节点N5，栅极连接到第四节点N4，源级接地；反相器INV的输入端连接到第五节点N5，输出端连接到输出POR。


2.一种上电复位电路，包括：
自偏置电路、启动电路和比较电路，
所述自偏置电路包括第一电阻R1、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一NMOS晶体管MN1、第二NMOS晶体管MN2，第一电阻R1连接在接地GND与第一节点N1之间；第一PMOS晶体管MP1的源级连接到电源VCC、漏极连接到第二节点N2，栅极连接到第三节点N3；第二PMOS晶体管MP2的源级连接到电源VCC，漏极和栅极相连并连接到第三节点N3；第一NMOS晶体管MN1的源级接地，漏极连接到第二节点N2，栅极连接到第一节点N1；第二NMOS晶体管MN2的源级连接到第一节点N1，漏极连接到第三节点N3，栅极相连接到第二节点N2，
所述启动电路连接在第二节点N2和电源V...

【专利技术属性】
技术研发人员：冯晓光，张伟，薛春，
申请(专利权)人：华大半导体有限公司，
类型：发明
国别省市：上海;31