CMOS图像传感器的串行图像数据训练系统及仿真系统技术方案

CMOS图像传感器的串行图像数据训练及实时仿真系统，涉及一种CMOS图像传感器的串行图像数据训练及仿真技术领域，为解决现有对频率低于200MHz的串行数据在进行位校正过程中，存在检测不到数据跳变沿或检测到一个数据跳变沿的情况，在跳变沿的仿真过程中，存在检测不到跳变沿的情况等问题，包括CMOS图像传感器、驱动器、电平转换器和单片控制器；所述单片控制器内包含时序控制模块、数据调理模块、训练模块，iodelay、iserdes和输出位置可控制的移位寄存器；本发明专利技术包含完整的串行图像数据训练的具体拓扑结构图，通道训练的实现目标，根据iodelay的tap位置进行并行数据跳变沿的产生方式，各通道tap位置的具体产生方式，以及表示跳变沿的异常数据的表述方式。

Serial image data training system and simulation system of CMOS image sensor

【技术实现步骤摘要】
CMOS图像传感器的串行图像数据训练系统及仿真系统
本专利技术涉及一种CMOS图像传感器的串行图像数据训练及仿真
，具体涉及一种CMOS图像传感器的串行图像数据训练系统及仿真系统，针对低于200MHz的CMOS图像传感器的串行图像数据训练系统及仿真系统。
技术介绍
CMOS探测器的串行图像数据接收，针对频率低于200MHz的串行数据，在进行位校正过程中可能出现检测不到数据跳变沿或检测到一个数据跳变沿的情况，在干扰大的场合也可能出现两个跳变沿的情况。在跳变沿的仿真过程中，若采用与训练数据不同的方式进行跳变沿的描述，若与训练数据不同的数据的持续时间长度过长，可能会误认为是稳定的采样区域，导致整个仿真过程错误；若与训练数据仅1bit不同，也可能存在检测不到跳变沿的情况；若模拟的跳变沿数据与训练数据不同，但各bit是同步变化的，与真实的情况不同，在仿真过程中也会认为是稳定的，也可能出现检测不到跳变沿的情况。
技术实现思路
本专利技术为解决现有对频率低于200MHz的串行数据在进行位校正过程中，存在检测不到数据跳变沿或检测到一个数据跳变沿的情况，在跳变沿的仿真过程中，存在检测不到跳变沿的情况等问题，提供一种CMOS图像传感器的串行图像数据训练系统及仿真方法。CMOS图像传感器的串行图像数据训练及实时仿真系统，包括CMOS图像传感器、驱动器、电平转换器和单片控制器；所述单片控制器内包含时序控制模块、数据调理模块、训练模块，可变的延迟器(iodelay)、可控的串并转换器(iserdes)和输出位置可控制的移位寄存器；所述单片控制器内时序控制模块输出用于电荷转移的驱动时序信号和控制时序信号，分别经驱动器和电平转换器后，送入CMOS图像传感器；所述CMOS图像传感器输出的串行数据，经训练模块控制的iodelay、iserdes和输出位置可控制的移位寄存器，转换为输出有效数据位置确定的稳定的并行数据，再经数据调理模块后输出满足应用要求的图像数据格式；根据可变的延迟器的tap位置获得并行数据跳变沿的产生方式，各通道tap位置的具体产生方式以及表示跳变沿的异常数据的表述方式；所述数据跳变沿的产生方式为：当可变的延迟器的延迟tap值不在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data相等的；当可变的延迟器的延迟tap值在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data不相等，为非训练字no_train_data；所述各通道tap位置的具体产生方式为：当可变的延迟器有tap输出端口时，则直接使用；当可变的延迟器没有tap输出端口时，则在复位是tap值设置为0；当tap延迟递增递减的方向控制INC和tap延迟递增递减的使能CE同时为高，则tap值递增；当INC为低而CE为高，则tap值递减；所述跳变沿的异常数据的表述方式为：所述非训练字no_train_data与训练字train_data至少有两bit不同；所述跳变沿的间隔时间定义为：间隔时间小于单个tap的分辨率×判定稳定区域的持续长度nstable；式中trefrence为可变的延迟器参考时钟的周期；ntap_max为可变的延迟器延迟的最大tap数。本专利技术的有益效果：本专利技术中所述的训练及仿真系统，包含完整的串行图像数据训练的具体拓扑结构图，通道训练的实现目标，根据iodelay的tap位置进行并行数据跳变沿的产生方式，各通道tap位置的具体产生方式，以及表示跳变沿的异常数据的表述方式。本专利技术所述的训练及仿真系统，通过iodelay的tap位置进行并行数据跳变沿的产生，可方便实现数据不稳定区域的位置和宽度调整，模拟出检测不到跳变沿，检测到一个跳变沿和检测到两个跳变沿等多种情况，方便实现多种情况的仿真调试；不需要进行实际的图像检测，即可获取准确的首个有效图像数据的位置。附图说明图1为本专利技术所述的CMOS图像传感器的串行图像数据训练及实时校正系统图；图2为数据训练和时序输出的时序图；图3为训练的拓扑结构图；图4为字校正和通道校正阶段的train信号示意图；图5为位宽变换的RAM控制原理图。具体实施方式具体实施方式一、结合图1至图5说明本实施方式，CMOS图像传感器的串行图像数据训练及实时仿真系统，包括CMOS图像传感器、驱动器、电平转换器和单片控制器；所述单片控制器内包含时序控制模块、数据调理模块、训练模块，iodelay、iserdes和输出位置可控制的移位寄存器；单片控制器内时序控制模块输出用于电荷转移的驱动时序信号和控制时序信号，分别经驱动器和电平转换器后，送入CMOS图像传感器；CMOS图像传感器输出的串行的CMOS图像传感器，经训练模块控制的iodelay、iserdes和输出位置可控制的移位寄存器，转换为输出有效数据位置确定的稳定的并行数据，再经数据调理模块后输出满足应用要求的图像数据格式。本实施方式中，根据iodelay的tap位置，能够获得并行数据跳变沿的产生方式，各通道tap位置的具体产生方式，表示跳变沿的异常数据的表述方式；(1)数据跳变沿的产生方式：当iodelay的延迟tap值不在数据变化的区域data_change_area内，则发送的数据data是与训练字train_dat相等的；而当iodelay的延迟tap值在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data是不相等的，为非训练字no_train_data。(2)各通道tap位置的具体产生方式:对于iodelay有tap输出端口的情况，则直接使用；对于没有输出端口，则在复位是tap值设置为0；当INC和CE同时为高，则tap值递增；当INC为低而CE为低，则tap值递减；(3)跳变沿的异常数据的表述方式no_train_data与train_data不同，至少有两bit不同。(4)跳变沿的间隔时间描述：间隔时间必须小于单个tap的分辨率×判定稳定区域的持续长度nstable。式中trefrence为iodelay参考时钟的周期；ntap_max为iodelay延迟的最大tap数。本实施方式中，CMOS串行图像数据通道训练的目标为：单个train脉冲的上升沿到接收到的单个并行训练数据(D_check信号的上升沿)之间的延时Traindelaytime，与单个sync的上升沿到接收到的首个有效并行图像数据(LVAL的上升沿)的延时syncdelaytime是相等的。Traindelaytime＝syncdelaytime，training的意义就是为了获取图像数据输出的位置。结合图2说明本实施方式，单个train脉冲的上升沿到接收到的单个并行训练数据本文档来自技高网...

【技术保护点】
1.CMOS图像传感器的串行图像数据训练及实时仿真系统，包括CMOS图像传感器、驱动器、电平转换器和单片控制器；其特征是：/n所述单片控制器内包含时序控制模块、数据调理模块、训练模块，可变的延迟器、可控的串并转换器和输出位置可控制的移位寄存器；/n所述单片控制器内时序控制模块输出用于电荷转移的驱动时序信号和控制时序信号，分别经驱动器和电平转换器后，送入CMOS图像传感器；所述CMOS图像传感器输出的串行数据，经训练模块控制的可变的延迟器、可控的串并转换器和输出位置可控制的移位寄存器，转换为输出有效数据位置确定的稳定的并行数据，再经数据调理模块后输出满足应用要求的图像数据格式；/n根据可变的延迟器的tap位置获得并行数据跳变沿的产生方式，各通道tap位置的具体产生方式以及表示跳变沿的异常数据的表述方式；/n所述数据跳变沿的产生方式为：/n当可变的延迟器的延迟tap值不在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data相等的；/n当可变的延迟器的延迟tap值在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data不相等，为非训练字no_train_data；/n...

【技术特征摘要】
1.CMOS图像传感器的串行图像数据训练及实时仿真系统，包括CMOS图像传感器、驱动器、电平转换器和单片控制器；其特征是：
所述单片控制器内包含时序控制模块、数据调理模块、训练模块，可变的延迟器、可控的串并转换器和输出位置可控制的移位寄存器；
所述单片控制器内时序控制模块输出用于电荷转移的驱动时序信号和控制时序信号，分别经驱动器和电平转换器后，送入CMOS图像传感器；所述CMOS图像传感器输出的串行数据，经训练模块控制的可变的延迟器、可控的串并转换器和输出位置可控制的移位寄存器，转换为输出有效数据位置确定的稳定的并行数据，再经数据调理模块后输出满足应用要求的图像数据格式；
根据可变的延迟器的tap位置获得并行数据跳变沿的产生方式，各通道tap位置的具体产生方式以及表示跳变沿的异常数据的表述方式；
所述数据跳变沿的产生方式为：
当可变的延迟器的延迟tap值不在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data相等的；
当可变的延迟器的延迟tap值在数据变化的区域data_change_area内，则发送的数据data是与训练字train_data不相等，为非训练字no_train_data；



所述各通道tap位置的具体产生方式为：
当可变的延迟器有tap输出端口时，则直接使用；
当可变的延迟器没有tap输出端口时，则在复位是tap值设置为0；当tap延迟递增递减的方向控制INC和tap延迟递增递减的使能CE同时为高，则tap值递增；
当INC为低而CE为高，则...

【专利技术属性】
技术研发人员：余达，刘金国，梅贵，张博研，周磊，于善猛，王国良，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林;22