一种片上系统以及存储器技术方案

本申请公开了一种片上系统以及存储器，其中，该片上系统包括处理器和存储器，存储器连接处理器的系统总线，存储器基于FPGA的逻辑资源实现，该存储器包括：系统总线接口，连接系统总线，用于建立与处理器之间的通信连接；多个功能接口模块，用于对数据和指令进行存储；控制器，连接系统总线接口和多个功能接口模块，用于根据系统总线接口从处理器接收的存储地址信号对相应的功能接口模块进行读操作或者写操作。通过上述方式，利用FPGA可编程的特点，可以对存储器的容量大小进行动态分配，提高了FPGA的易用性，降低了存储器的设计难度。

A system on chip and memory

【技术实现步骤摘要】
一种片上系统以及存储器
本申请涉及片上系统
，特别是涉及一种片上系统以及存储器。
技术介绍
片上系统(SoC：System-on-a-chip)指的是在单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括处理器、存储器、以及外围电路等。SoC是与其它技术并行发展的，如绝缘硅(SOI)，它可以提供增强的时钟频率，从而降低微芯片的功耗。现有的片上系统中的存储器，其存储容量是固定的，无法进行动态的配置，相对不太灵活，设计较为复杂。
技术实现思路
为解决上述问题，本申请提供了一种片上系统以及存储器，能够利用FPGA可编程的特点，对存储器的容量大小进行动态分配，提高了FPGA的易用性，降低了存储器的设计难度。本申请采用的一个技术方案是：提供一种片上系统，该片上系统包括处理器和存储器，存储器连接处理器的系统总线，存储器基于FPGA的逻辑资源实现，存储器包括：系统总线接口，连接系统总线，用于建立与处理器之间的通信连接；多个功能接口模块，用于对数据和指令进行存储；控制器，连接系统总线接口和多个功能接口模块，用于根据系统总线接口从处理器接收的存储地址信号对相应的功能接口模块进行读操作或者写操作。其中，系统总线接口根据控制器中的寄存器的地址深度，以及多个功能接口模块中的存储容量分配情况，对处理器的存储地址空间进行地址分段，并在地址分段与寄存器的寄存器地址之间形成映射关系，并进一步通过系统总线将映射关系发送至处理器，以使得处理器能够根据映射关系产生存存储地址信号。其中，地址译码器，连接系统总线，用于将处理器通过系统总线发送的存储地址信号映射成对应的功能接口模块映射的寄存器地址信号，进一步发送至控制器；片选选择器，连接系统总线，用于根据处理器通过系统总线发送的片选信号，并将片选信号发送给控制器，以使控制器根据片选信号选中对应的功能接口模块并建立连接，以进行数据信号的传输；数据通道，连接系统总线和控制器。其中，地址译码器进一步连接片选选择器，地址译码器在将存储地址信号成功映射成寄存器地址信号之后进一步产生读写使能信号，并发送至片选选择器，进而由片选选择器通过控制器转发至选中的功能接口模块。其中，控制器包括控制模块和多个寄存器；其中，控制模块连接系统总线接口，每一寄存器分别连接控制模块和功能接口模块的一个端口，控制模块用于根据处理器通过系统总线发送的寄存器地址信号对相应的寄存器进行操作。其中，多个寄存器包括控制寄存器、状态寄存器、读数据寄存器和写数据寄存器。其中，控制器包括多个寄存器组，每个寄存器组对应一个功能接口模块，每个寄存器组分别包括控制寄存器、状态寄存器、读数据寄存器和写数据寄存器。其中，功能接口模块包括：存储器接口，连接控制器和系统总线接口，用于与控制器和系统总线接口进行数据通信；存储器功能模块，连接存储器接口，用于对数据进行存储；其中，存储器接口包括时钟端口、复位端口、控制端口、状态端口、读数据端口和写数据端口。其中，存储器为随机存储器。本申请采用的另一个技术方案是：提供一种存储器，该存储器基于FPGA的逻辑资源实现，FPGA通过处理器的系统总线连接至处理器，存储器包括：系统总线接口，连接系统总线，用于建立与处理器之间的通信连接；多个功能接口模块，分别连接系统总线接口，用于与系统总线接口进行交互，并用于对数据和指令进行存储；控制器，连接系统总线接口和多个功能接口模块，用于根据系统总线接口从处理器接收的存储地址信号对相应的功能接口模块进行读操作或者写操作。本申请提供的片上系统包括处理器和存储器，存储器连接处理器的系统总线，存储器基于FPGA的逻辑资源实现，存储器包括：系统总线接口，连接系统总线，用于建立与处理器之间的通信连接；多个功能接口模块，用于对数据和指令进行存储；控制器，连接系统总线接口和多个功能接口模块，用于根据系统总线接口从处理器接收的存储地址信号对相应的功能接口模块进行读操作或者写操作。通过上述方式，由于FPGA可编程的特点，研发人员可以对存储器的容量和地址进行动态的分配，提高了FPGA的扩展性和易用性，提高了片上系统使用存储资源的灵活性，另外，由于本方案易操作，降低了存储器设计的复杂度。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：图1是本申请提供的片上系统的第一结构示意图；图2是本申请提供的存储器的结构示意图；图3是本申请实施例提供的控制器的结构示意图；图4是本申请提供的控制器和功能接口模块的连接示意图；图5是本申请提供的功能接口模块的结构示意图；图6是本申请提供的控制器和多个功能接口模块的连接示意图；图7是本申请提供的系统总线接口的结构示意图；图8是本申请提供的工作流程示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。参阅图1，图1是本申请提供的片上系统的第一结构示意图，该片上系统10包括处理器11和FPGA(Field－ProgrammableGateArray，现场可编程门阵列)12，处理器11和FPGA12通过处理器11的系统总线13连接。其中，基于FPGA12的逻辑资源实现存储器20。其中，在本实施例中，FPGA内部的逻辑资源主要包括LCB(LogicalControlBlock，逻辑控制区块)(包括显示查找表、加法器、寄存器、多路选择器)、时钟网络资源、时钟处理单元、块随机存储器(BlockRAM)、DSP核和接口资源。结合图2，图2是本申请提供的存储器的结构示意图，该存储器20包括系统总线接口21、本文档来自技高网...

【技术保护点】
1.一种片上系统，其特征在于，所述片上系统包括处理器和存储器，所述存储器连接所述处理器的系统总线，所述存储器基于FPGA的逻辑资源实现，所述存储器包括：/n系统总线接口，连接所述系统总线，用于建立与所述处理器之间的通信连接；/n多个功能接口模块，用于对数据和指令进行存储；/n控制器，连接所述系统总线接口和所述多个功能接口模块，用于根据所述系统总线接口从所述处理器接收的存储地址信号对相应的所述功能接口模块进行读操作或者写操作。/n

【技术特征摘要】
1.一种片上系统，其特征在于，所述片上系统包括处理器和存储器，所述存储器连接所述处理器的系统总线，所述存储器基于FPGA的逻辑资源实现，所述存储器包括：
系统总线接口，连接所述系统总线，用于建立与所述处理器之间的通信连接；
多个功能接口模块，用于对数据和指令进行存储；
控制器，连接所述系统总线接口和所述多个功能接口模块，用于根据所述系统总线接口从所述处理器接收的存储地址信号对相应的所述功能接口模块进行读操作或者写操作。


2.根据权利要求1所述的片上系统，其特征在于，
所述系统总线接口根据所述控制器中的寄存器的地址深度，以及所述多个功能接口模块中的存储容量分配情况，对所述处理器的存储地址空间进行地址分段，并在所述地址分段与所述寄存器的寄存器地址之间形成映射关系，并进一步通过所述系统总线将所述映射关系发送至所述处理器，以使得所述处理器能够根据所述映射关系产生存所述存储地址信号。


3.根据权利要求2所述的片上系统，其特征在于，
所述系统总线接口包括：
地址译码器，连接所述系统总线，用于将所述处理器通过所述系统总线发送的存储地址信号映射成对应的所述功能接口模块映射的寄存器地址信号，进一步发送至所述控制器；
片选选择器，连接所述系统总线，用于根据所述处理器通过所述系统总线发送的片选信号，并将所述片选信号发送给所述控制器，以使所述控制器根据所述片选信号选中对应的所述功能接口模块并建立连接，以进行数据信号的传输；
数据通道，连接所述所述系统总线和所述控制器。


4.根据权利要求3所述的片上系统，其特征在于，
所述地址译码器进一步连接所述片选选择器，所述地址译码器在将所述存储地址信号成功映射成所述寄存器地址信号之后进一步产生读写使能信号，并发送至所述片选选择器，进而由所述片选选择器通过所述...

【专利技术属性】
技术研发人员：崔明章，宋宁，刘锴，李秦飞，马得尧，杜金凤，王宁，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东;44