模拟数字转换器制造技术

本发明专利技术披露了一种模拟数字转换器，包含一模拟电路、一第一开关、一第二开关、一第一电容及一第二电容。模拟电路具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号。第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压。第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一参考电压。

Analog to digital converter

【技术实现步骤摘要】
模拟数字转换器
本专利技术是关于模拟数字转换器(analog-to-digitalconverter，ADC)。
技术介绍
图1为现有模拟数字转换器的电路图。ADC100包含比较器110、电容Cp、电容Cn及开关S1a、S2a、S3a、S1b、S2b、S3b。ADC100根据不重叠(non-overlapping)的两个时钟Φ1及Φ2(如图2所示)交替操作于第一阶段及第二阶段。假设电路在时钟的高电平动作(例如开关导通)，则第一阶段为其中一时钟的高电平期间，第二阶段为另一时钟的高电平期间，而「不重叠」代表两时钟不同时为高电平。时钟Φ1及Φ2有非重叠区间——时间t1与t2之间及t1’与t2’之间。即使时钟Φ1的下降缘实质上对齐时钟Φ2的上升缘(即t1＝t2)且时钟Φ1的上升缘实质上对齐时钟Φ2的下降缘(即t1’＝t2’)，时钟Φ1及Φ2仍为不重叠的两个时钟。回到图1。输入电压Vin+及输入电压Vin-为输入ADC100的差分电压，而电压Vth+、Vth-、Vb2为参考电压。当时钟Φ1为高电平时，开关S1a、S3a、S1b、S3b导通且开关S2a、S2b不导通，以使得电容Cp及电容Cn分别取样输入电压Vin+及输入电压Vin-。当时钟Φ2为高电平时，开关S2a、S2b导通且开关S1a、S3a、S1b、S3b不导通，以通过电容Cp及电容Cn上的电压转换来实现信号的相加或相减。比较器110在时钟Φ2为高电平时比较及/或放大比较器110的两输入端的信号，而产生输出信号Vout+及Vout-。输出信号Vout+及Vout-即为输入电压(Vin+及Vin-)经模拟数字转换后的结果。因为电容Cp(或电容Cn)的一个端点交替接收输入电压Vin+(或输入电压Vin-)及参考电压Vth+(或Vth-)，所以容易发生符码间干扰(inter-symbolinterference，ISI)(亦即参考电压Vth影响下一阶段输入电压Vin的取样)。再者，当参考电压Vth的共模电压与输入电压Vin的共模电压不相同时，极易造成ADC100不稳定。
技术实现思路
鉴于先前技术之不足，本专利技术之一目的在于提供一种模拟数字转换器，以降低符码间干扰及避免由不匹配的共模电压所造成的电路不稳定。本专利技术披露一种模拟数字转换器，包含一模拟电路、一第一开关、一第二开关、一第一电容及一第二电容。模拟电路具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号。第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压。第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一参考电压。本专利技术另外披露一种模拟数字转换器，包含一模拟电路、一第一开关、一第二开关、一第三开关、一第四开关、一第一电容及一第二电容。模拟电路具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号。第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压或是经由该第三开关接收一第一参考电压。第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一第二参考电压或是经由该第四开关接收一第三参考电压。相较于传统技术，本专利技术之模拟数字转换器可以降低符码间干扰及提升稳定性。有关本专利技术的特征、实践与效果，兹配合图式作实施例详细说明如下。附图说明图1为现有模拟数字转换器的电路图；图2为两个不重叠的时钟Φ1及Φ2；图3为本专利技术模拟数字转换器之一实施例的电路图；图4为本专利技术模拟数字转换器之另一实施例的电路图；图5为本专利技术模拟数字转换器之另一实施例的电路图；图6为本专利技术模拟数字转换器之另一实施例的电路图；以及图7为本专利技术模拟数字转换器之另一实施例的电路图。具体实施方式以下说明内容之技术用语是参照本
之习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语之解释以本说明书之说明或定义为准。本专利技术之披露内容包含模拟数字转换器。由于本专利技术之模拟数字转换器所包含之部分元件单独而言可能为已知元件，因此在不影响该装置专利技术之充分披露及可实施性的前提下，以下说明对于已知元件的细节将予以节略。在以下的说明中，电容耦接比较器或放大器的一端称为上板，非耦接比较器或放大器的一端称为下板。如此的定义只是为了方便说明起见，不必然与实际电路中的「上」及「下」有关。第一阶段及第二阶段可以分别是不重叠的两个时钟的高电平(或低电平)期间，也可以分别是单一时钟的高电平期间及低电平期间。图3为本专利技术模拟数字转换器之一实施例的电路图。ADC200包含模拟电路210、电容C1a、C2a、C1b、C2b、以及开关S1a、S2a、S3a、S4a、S5a、S1b、S2b、S3b、S4b、S5b。模拟电路210具有两个输入端及两个输出端，且模拟电路210放大及/或比较该两输入端上的信号。模拟电路210可以是放大器(例如运算放大器)、比较器，或是放大器与比较器的组合(例如先放大信号再比较)。使用放大器及/或比较器实践模拟数字转换器为本
普通技术人员所熟知，因此不再赘述。ADC200交替操作于第一阶段及第二阶段。电容C1a及电容C2a耦接模拟电路210的其中一输入端，电容C1b及电容C2b耦接模拟电路210的另一输入端。在一些实施例中，电容C1a、C2a、C1b、C2b的上板直接耦接(电性连接)模拟电路210(如图3所示)。输入电压Vin+及输入电压Vin-为输入ADC200的差分信号，且通常随着时间变化。参考电压Vth+及Vth-的电压值实质上为固定(直流偏压)，且Vth+不等于Vth-。输入电压Vin+不等于参考电压Vth+，且输入电压Vin-不等于参考电压Vth-。参考电压Vb3、Vb4及Vb5亦实质上为固定，且三者的关系不受限制。在一些实施例中当参考电压Vth+及参考电压Vth-互换时，ADC200输出的数位码会反相，亦即输出信号Vout+及输出信号Vout-互换。在一些实施例中，电容C1a的电容值与电容C2a的电容值可以相等或不相等，且电容C1b的电容值与电容C2b的电容值可以相等或不相等。电容C1a的电容值与电容C1b的电容值实质上相同，且电容C2a的电容值与电容C2b的电容值实质上相同。ADC200以两个电容C1a及C2a(或C1b及C2b)分别取样输入电压Vin+(或Vin-)及参考电压Vth+(或Vth-)，因此输入电压Vin+(或Vin-)及参考电压Vth+(或Vth-)不会互相干扰，可以解决现有的模拟数字转换器所遭遇的符码间干扰问题。再者，ADC200可以通过调整电压Vb3及Vb4来补偿输入电压Vin+(或Vin-)的共模电压与参考电压Vth+(或Vth-)的共模电压的差值，以提升电路的稳定性。举例来说，如果输入电压Vin+(或Vin-)的共模电压比参考电压Vth+(或Vth-)的共模电压大0.2伏，则可以设计Vb4比Vb3大0.2伏。ADC200有两种操作方式。本文档来自技高网...

【技术保护点】
1.一种模拟数字转换器，包含：/n一模拟电路，具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号；/n一第一开关；/n一第二开关；/n一第一电容，其中该第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压；以及/n一第二电容，其中该第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一参考电压。/n

【技术特征摘要】
1.一种模拟数字转换器，包含：
一模拟电路，具有一第一输入端及一第二输入端，用来放大及/或比较该第一输入端及该第二输入端上的信号；
一第一开关；
一第二开关；
一第一电容，其中该第一电容的其中一端耦接该第一输入端，另一端经由该第一开关接收一输入电压；以及
一第二电容，其中该第二电容的其中一端耦接该第一输入端，另一端经由该第二开关接收一参考电压。


2.如权利要求1所述的模拟数字转换器，其中该输入电压是一第一输入电压，该参考电压是一第一参考电压，该模拟数字转换器还包含：
一第三开关；
一第四开关；
一第三电容，其中该第三电容的其中一端耦接该第二输入端，另一端经由该第三开关接收一第二输入电压；
一第四电容，其中该第四电容的其中一端耦接该第二输入端，另一端经由该第四开关接收一第二参考电压，该第二参考电压不同于该第一参考电压；以及
一第五开关，耦接于该第一电容及该第三电容之间，其中当该第五开关导通时，该第一电容及该第三电容电性连接。


3.如权利要求2所述的模拟数字转换器，其中当该第五开关导通时，该第一电容及该第三电容电性连接之端点为浮接，不耦接或电性连接至任何电压。


4.如权利要求2所述的模拟数字转换器，还包含：
一第六开关，耦接于该第二电容及该第四电容之间，其中当该第六开关导通时，该第二电容及该第四电容电性连接。


5.如权利要求4所述的模拟数字转换器，其中当该第六开关导通时，该第二电容及该第四电容电性连接之端点为浮接，不耦接或电性连接至任何电压。


6.如权利要求1所述的模拟数字转换器，其中该输入电压是一第一输入电压，该参考电压是一第一参考电压，该模拟数字转换器还包含：
一第三开关；
一第四开关；
一第三电容，其中该第三电...

【专利技术属性】
技术研发人员：吴盈澄，黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71