半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部的材料为SiGe、Ge或III‑V族半导体材料；形成横跨所述鳍部的栅极层，所述栅极层覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极层两侧的鳍部内形成源漏掺杂层；在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层与所述衬底相接触，所述填充层材料的导热系数大于所述鳍部材料的导热系数。本发明专利技术通过采用材料导热系数更高的填充层代替所述源漏掺杂层一侧的鳍部，从而提高了器件的散热性能，改善自发热效应，进而使器件性能得到改善。

Semiconductor structure and its formation method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。随着器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素，选择其他沟道材料成为了延续摩尔定律的一个途径。因此，为了进一步提升器件性能，PMOS晶体管通常采用SiGe沟道技术，即在沟道区域采用SiGe材料，NMOS晶体管通常采用III-V族材料沟道技术，即在沟道区域采用III-V族半导体材料，以提高沟道内载流子的迁移率。但是，选择其他沟道材料后，器件性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，改善器件性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部的材料为SiGe、Ge或III-V族半导体材料；形成横跨所述鳍部的栅极层，所述栅极层覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极层两侧的鳍部内形成源漏掺杂层；在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层与所述衬底相接触，所述填充层材料的导热系数大于所述鳍部材料的导热系数。可选的，所述填充层为半导体层或绝缘层。可选的，所述填充层的材料为Si、SiC、BeO、Al2O3或AlN。可选的，所述III-V族半导体材料为InGaAs、InSb、GaSb、InAs或GaAs。可选的，形成横跨所述鳍部的栅极层的步骤中，用于形成器件的栅极层为第一栅极层，剩余栅极层为第二栅极层；在所述源漏掺杂层露出的鳍部内形成填充层的步骤包括：依次去除所述第二栅极层以及所述第二栅极层下方的鳍部，在所述鳍部内形成露出所述衬底的底部凹槽；在所述底部凹槽内形成所述填充层。可选的，所述填充层为半导体层，在所述底部凹槽内形成填充层的步骤中，形成所述半导体层的工艺为选择性外延工艺；或者，所述填充层为绝缘层，在所述底部凹槽内形成填充层的步骤中，形成所述半导体层的工艺为原子层沉积工艺或化学气相沉积工艺。可选的，形成横跨所述鳍部的栅极层后，依次去除所述第二栅极层以及所述第二栅极层下方的鳍部之前，还包括：在所述栅极层露出的衬底上形成第一介质层，所述第一介质层覆盖所述栅极层的侧壁。可选的，依次去除所述第二栅极层以及所述第二栅极层下方的鳍部的步骤包括：采用刻蚀工艺，依次刻蚀所述第二栅极层以及所述第二栅极层下方的鳍部。可选的，依次去除所述第二栅极层以及所述第二栅极层下方的鳍部的步骤中，去除所述第二栅极层后，在所述第一介质层内形成顶部凹槽；在所述鳍部内形成露出所述衬底的底部凹槽的步骤中，所述底部凹槽与所述顶部凹槽相连通。可选的，在所述底部凹槽内形成所述填充层后，还包括：在所述顶部凹槽内形成第二介质层，所述第二介质层顶部与所述第一介质层顶部齐平；或者，在所述底部凹槽内形成所述填充层的步骤中，所述填充层还形成于所述顶部凹槽内，所述填充层与所述第一介质层顶部齐平。可选的，形成横跨所述鳍部的栅极层的步骤中，所述第二栅极层为双扩散隔断结构。相应的，本专利技术还提供一种半导体结构，包括：基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部的材料为SiGe、Ge或III-V族半导体材料；横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；源漏掺杂层，位于所述栅极结构两侧的鳍部内；填充层，位于所述源漏掺杂层露出的鳍部内，所述填充层与所述衬底相接触，所述填充层材料的导热系数大于所述鳍部材料的导热系数。可选的，所述填充层为半导体层或绝缘层。可选的，所述填充层的材料为Si、SiC、BeO、Al2O3或AlN。可选的，所述III-V族半导体材料为InGaAs、InSb、GaSb、InAs或GaAs。可选的，所述半导体结构还包括：第一介质层，位于所述栅极结构露出的衬底上，所述第一介质层覆盖所述栅极结构的侧壁。可选的，所述半导体结构还包括：第二介质层，贯穿所述填充层上方的第一介质层。可选的，所述填充层还贯穿所述第一介质层。可选的，沿所述鳍部的延伸方向，所述填充层位于所述鳍部的两端。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在栅极层两侧的鳍部内形成源漏掺杂层后，在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层材料的导热系数大于所述鳍部材料的导热系数；通过采用材料导热系数更高的填充层代替所述源漏掺杂层一侧的鳍部，从而提高了器件的散热性能，改善自发热效应(Self-heatingEffect)，进而使器件性能得到改善。附图说明图1至图10是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知，器件性能仍有待提高。分析器件性能有待提高的原因在于：与Si相比，SiGe和III-V族半导体材料的导热系数较低，因此当沟道区域采用SiGe或III-V族半导体材料时，容易导致器件在工作中所产生的热量来不及散发，从而降低了器件的散热效果。而且，在半导体结构中引入鳍部结构后，与平面晶体管相比，鳍式场效应晶体管的衬底所占面积减小，隔离结构所占面积增大，衬底所占面积的减小会降低器件的散热效果，此外，由于隔离结构的材料通常为氧化硅，氧化硅的导热系数也较低，从而导致器件的散热效果进一步变差，导致器件的自发热效应更为严重，器件性能退化相应更为严重。为了解决所述技术问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部的材料为SiGe、Ge或III-V族半导体材料；形成横跨所述鳍部的栅极层，所述栅极层覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极层两侧的鳍部内形成源漏掺杂层；在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层与所述衬底相接触，所述填充层材料的导热系数大于所述鳍部材料的导热系数。本专利技术在栅极层两侧的鳍部内形成源漏掺杂层后，在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层材料的导热系数大于所述鳍部材料的导热系数；通过本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：/n提供基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部的材料为SiGe、Ge或III-V族半导体材料；/n形成横跨所述鳍部的栅极层，所述栅极层覆盖所述鳍部的部分顶部和部分侧壁；/n在所述栅极层两侧的鳍部内形成源漏掺杂层；/n在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层与所述衬底相接触，所述填充层材料的导热系数大于所述鳍部材料的导热系数。/n

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部的材料为SiGe、Ge或III-V族半导体材料；
形成横跨所述鳍部的栅极层，所述栅极层覆盖所述鳍部的部分顶部和部分侧壁；
在所述栅极层两侧的鳍部内形成源漏掺杂层；
在所述源漏掺杂层露出的鳍部内形成填充层，所述填充层与所述衬底相接触，所述填充层材料的导热系数大于所述鳍部材料的导热系数。


2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充层为半导体层或绝缘层。


3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述填充层的材料为Si、SiC、BeO、Al2O3或AlN。


4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述III-V族半导体材料为InGaAs、InSb、GaSb、InAs或GaAs。


5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成横跨所述鳍部的栅极层的步骤中，用于形成器件的栅极层为第一栅极层，剩余栅极层为第二栅极层；
在所述源漏掺杂层露出的鳍部内形成填充层的步骤包括：依次去除所述第二栅极层以及所述第二栅极层下方的鳍部，在所述鳍部内形成露出所述衬底的底部凹槽；在所述底部凹槽内形成所述填充层。


6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述填充层为半导体层，在所述底部凹槽内形成填充层的步骤中，形成所述半导体层的工艺为选择性外延工艺；
或者，
所述填充层为绝缘层，在所述底部凹槽内形成填充层的步骤中，形成所述半导体层的工艺为原子层沉积工艺或化学气相沉积工艺。


7.如权利要求5所述的半导体结构的形成方法，其特征在于，形成横跨所述鳍部的栅极层后，依次去除所述第二栅极层以及所述第二栅极层下方的鳍部之前，还包括：在所述栅极层露出的衬底上形成第一介质层，所述第一介质层覆盖所述栅极层的侧壁。


8.如权利要求5所述的半导体结构的形成方法，其特征在于，依次去除所述第二栅极层以及所述第二栅极层下方的鳍部的步骤包括：采用刻蚀工艺，依次刻蚀所述第二栅极层以及所述第二栅极层下方的鳍部。


9.如权利要求7所述的半导体结构的形成方法，其特征在于，依次去除所述...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31