半导体互连结构制造技术

本公开提供一种半导体互连结构。半导体互连结构包括：第一半导体结构，上表面为第一介质层，第一介质层包括第一导电结构；第二半导体结构，键合于第一介质层，上表面为第二介质层；第二导电结构，位于第二介质层；第三导电结构，位于第二介质层的上表面；第四导电结构，下表面连接于第二导电结构，上表面连接于第三导电结构；第五导电结构，经过第一介质层和第二半导体结构，下表面连接于第一导电结构，上表面连接于第三导电结构；其中，第三导电结构、第四导电结构和第五导电结构通过同一次导电材料填充制程形成。本公开提供的半导体互连结构可以降低半导体互连结构的电阻、增强结构强度。

Semiconductor interconnection structure

【技术实现步骤摘要】
半导体互连结构
本公开涉及半导体制造
，具体而言，涉及一种通过一次导电材料填充制程制作的半导体互连结构。
技术介绍
在半导体结构制作过程中，制作连接晶圆下方导电结构(例如焊盘、导线等)的互连结构的方式通常为首先对晶圆制作TSV(ThroughSiliconVia，硅垂直通孔)，然后制作介质层，最后在介质层中制作电连接于TSV的导线，形成连接晶圆下方导线结构的导线。在这种方式中，由于TSV和导线先后制作，制程复杂，工艺精度要求较高；在制作连接TSV的导线时，容易在导线与TSV的交界面残留介质层，提高互连结构的电阻值。尤其是在制作多层堆叠结构时，往往需要制作多个TSV和多层导线，才能制作出连通下层导电结构的互连结构，每个TSV和导线的交界面都会存在残留介质层，造成电阻值增加的积累以及造成元件参数误差的增加，影响半导体元件的精度。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种通过一次导电材料填充制程制作的半导体互连结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体互连结构制作过程复杂、TSV与导线之间残留介质层的问题。根据本公开的一个方面，提供一种半导体互连结构，包括：第一半导体结构，上表面为第一介质层，所述第一介质层包括第一导电结构；第二半导体结构，键合于所述第一介质层，上表面为第二介质层；第二导电结构，位于所述第二介质层；第三导电结构，位于所述第二介质层的上表面；第四导电结构，下表面连接于所述第二导电结构，上表面连接于所述第三导电结构；第五导电结构，经过所述第一介质层和所述第二半导体结构，下表面连接于所述第一导电结构，上表面连接于所述第三导电结构；其中，所述第三导电结构、所述第四导电结构和所述第五导电结构通过同一次导电材料填充制程形成。在本公开的一种示例性实施例中，第三导电结构、所述第四导电结构和所述第五导电结构的制作过程包括：通过第一光刻制程在所述第二介质层上蚀刻所述导线沟槽；通过第二光刻制程在所述导线沟槽的下表面蚀刻所述第一垂直通孔，使所述第一垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构；通过第三光刻制程在所述导线沟槽的下表面蚀刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二导电结构；一次性填充导电材料至所述第一垂直通孔、所述第二垂直通孔和所述导线沟槽，以一次性形成所述第三导电结构、所述第四导电结构和所述第五导电结构。在本公开的一种示例性实施例中，第三导电结构、所述第四导电结构和所述第五导电结构的制作过程包括：通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻所述第一垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；通过第二光刻制程在所述第二介质层上蚀刻所述导线沟槽；通过第三光刻制程在所述导线沟槽的下表面蚀刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二导电结构；一次性填充导电材料至所述第一垂直通孔、所述第二垂直通孔和所述导线沟槽，以一次性形成所述第三导电结构、所述第四导电结构和所述第五导电结构。在本公开的一种示例性实施例中，第三导电结构、所述第四导电结构和所述第五导电结构的制作过程包括：通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻所述第一垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；通过第二光刻制程在所述第二介质层中蚀刻所述第二垂直通孔，使所述第二垂直通孔的底部露出所述第二导电结构；通过第三光刻制程在所述第二介质层上蚀刻连通所述第一垂直通孔和所述第二垂直通孔的所述导线沟槽；一次性填充导电材料至所述第一垂直通孔、所述第二垂直通孔和所述导线沟槽，以一次性形成所述第三导电结构、所述第四导电结构和所述第五导电结构。在本公开的一种示例性实施例中，所述第一垂直通孔与所述导线沟槽的连接处包括第一倒角和第二倒角。在本公开的一种示例性实施例中，所述第一导电结构为焊盘或导线，所述第二导电结构为焊盘或导线，所述第三导电结构为导线。在本公开的一种示例性实施例中，所述第一半导体结构包括交替层叠的多个介质层与多层晶圆。在本公开的一种示例性实施例中，所述第二半导体结构包括交替层叠的多个介质层与多层晶圆。在本公开的一种示例性实施例中，所述第二垂直通孔与所述导线沟槽的连接处包括第一倒角和第二倒角。在本公开的一种示例性实施例中，所述第一导电结构、所述第二导电结构、所述第三导电结构的导电材质相同。本公开实施例通过使用三次光刻制程制造互连结构的沟槽和垂直通孔，使用同一次导电材料填充制程一次性形成半导体互连结构，可以根据需要更好实现特定的电路连接、信号连接，而且可以提高半导体互连结构的制造效率，降低制造成本，降低半导体互连结构的电阻，避免相关技术分次制作TSV和导线所引起的制程复杂、交界面残留介质层等问题。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本公开示例性实施例中提供的半导体互连结构的示意图。图2是本公开一种示例性实施例中第三导电结构、第四导电结构和第五导电结构的制作过程流程图。图3A～图3H是图2所示制作过程的示意图。图4是第一倒角T1和第二倒角T2的示意图。图5是另一个实施例中第三导电结构、第四导电结构和第五导电结构的制作过程流程图。图6A～6E是图5所示制作过程的示意图。图7是再一个实施例中第三导电结构、第四导电结构和第五导电结构的制作过程流程图。图8A～8C是图7所示制作过程的示意图。图9是本公开另一个实施例中半导体互连结构的示意图。图10是本公开再一个实施例中半导体互连结构的示意图。图11是本公开再一个实施例中半导体互连结构的示意图。图12是本公开一个实施例中第三导电结构的俯视示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一本文档来自技高网...

【技术保护点】
1.一种半导体互连结构，其特征在于，包括：/n第一半导体结构，上表面为第一介质层，所述第一介质层包括第一导电结构；/n第二半导体结构，键合于所述第一介质层，上表面为第二介质层；/n第二导电结构，位于所述第二介质层；/n第三导电结构，位于所述第二介质层的上表面；/n第四导电结构，下表面连接于所述第二导电结构，上表面连接于所述第三导电结构；/n第五导电结构，经过所述第一介质层和所述第二半导体结构，下表面连接于所述第一导电结构，上表面连接于所述第三导电结构；/n其中，所述第三导电结构、所述第四导电结构和所述第五导电结构通过同一次导电材料填充制程形成。/n

【技术特征摘要】
1.一种半导体互连结构，其特征在于，包括：
第一半导体结构，上表面为第一介质层，所述第一介质层包括第一导电结构；
第二半导体结构，键合于所述第一介质层，上表面为第二介质层；
第二导电结构，位于所述第二介质层；
第三导电结构，位于所述第二介质层的上表面；
第四导电结构，下表面连接于所述第二导电结构，上表面连接于所述第三导电结构；
第五导电结构，经过所述第一介质层和所述第二半导体结构，下表面连接于所述第一导电结构，上表面连接于所述第三导电结构；
其中，所述第三导电结构、所述第四导电结构和所述第五导电结构通过同一次导电材料填充制程形成。


2.如权利要求1所述的半导体互连结构，其特征在于，所述第三导电结构、所述第四导电结构和所述第五导电结构的制作过程包括：
通过第一光刻制程在所述第二介质层上蚀刻导线沟槽；
通过第二光刻制程在所述导线沟槽的下表面蚀刻第一垂直通孔，使所述第一垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构；
通过第三光刻制程在所述导线沟槽的下表面蚀刻第二垂直通孔，使所述第二垂直通孔的底部露出所述第二导电结构；
一次性填充导电材料至所述第一垂直通孔、所述第二垂直通孔和所述导线沟槽，以一次性形成所述第三导电结构、所述第四导电结构和所述第五导电结构。


3.如权利要求1所述的半导体互连结构，其特征在于，所述第三导电结构、所述第四导电结构和所述第五导电结构的制作过程包括：
通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻第一垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；
通过第二光刻制程在所述第二介质层上蚀刻导线沟槽；
通过第三光刻制程在所述导线沟槽的下表面蚀刻第二垂直通孔，使所述第二垂直通孔的底部露出所述第二导电结构；

【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34