内嵌处理器进行快速数据通信的方法、装置及存储介质制造方法及图纸

本发明专利技术提供一种内嵌处理器进行快速数据通信的方法、装置及存储介质，所述方法包括：将内存储器分割为地址连续，且顺序编址的多个片上存储单元；配置连接于内存储器的内存接口控制器，内存接口控制器包括多个内存接口控制单元；配置分别连接于内存接口控制器的片上处理器和DMA控制器，DMA控制器包括与内存接口控制单元一一对应设置的多个请求分配单元；配置连接于DMA控制器的专用功能模块，专用功能模块包括多个数据采集单元和多个数据接收单元；当片上处理器以及DMA控制器发生读写请求时，通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块。本发明专利技术可以提供并发的数据处理能力，提高了数据处理带宽。

【技术实现步骤摘要】
内嵌处理器进行快速数据通信的方法、装置及存储介质
本专利技术属于集成电路设计
，主要涉及一种内嵌处理器进行快速数据通信的方法、装置及存储介质。
技术介绍
内嵌处理器(CPU)的芯片(SoC)设计中，除了CPU外，其他部分多是专用的功能单元逻辑；其中，CPU负责通用的数据处理和芯片运行的配置等功能，但其对于大数据量的处理能力不足；专用的功能单元则可以用硬件的方式实现大数据量和快速的数据处理；所以，CPU与上述专用的功能单元之间必然存在数据通信(交互)需求，且随着所支持的功能越来越复杂，待交互的数据量也越来越多。传统的设计方案中，专用的功能单元与处理器之间的数据通信是通过处理器主动读写操作来完成的；具体的，专用功能单元将待交互的数据写入内部的数据缓冲器，而处理器则通过普通的读操作将该数据收集进来，并写入处理器的内存中；处理器要向专用功能单元发送数据时，处理器直接写数据到专用功能单元中的数据缓冲器中，然后再通知该专用功能单元；以上的实现方案中，所有的数据处理必须由处理器参与，大大增加了处理器的负担，在数据量较大时对处理器的其他操作影响较大，甚至不能满足实际应用的需求。基于以上方案缺陷，较多的新技术涌现出来，主要有以下两种实现方案。如图1所示，方案1采用DMA的处理方式实现数据交互，在处理器与专用功能单元之间增加一个DMA控制器(DirectMemoryAccess的缩写，中文直译：直接存储器访问)；处理器仅负责配置DMA控制器，而具体的数据搬移操作由DMA控制器来完成，在较大数据量的交互时，大大减轻了处理器的负担；该实施方式中，DMA控制器连接在处理器的系统总线上，并直接通过该总线直接访问处理器的内存空间，对其做读写操作，完成数据的收集和发送；因为系统总线是共享机制，如此，其上还会有其他的主设备会发起请求。方案1实现过程中，处理器无须再从专用功能单元中读写数据，仅需要配置DMA控制器即可，而具体的数据搬移操作由DMA控制器完成；相应的，这种技术实现中处理器无须大量数据的读写操作，可以大大地减轻处理器的负担；然而，因为方案1实现过程中，DMA控制器与处理器共享系统总线，如此，DMA操作必然会抢占系统总线的数据传输带宽，导致整个系统的处理效率变低，特别是在有大量数据的DMA操作时，影响更明显。如图2所示，方案2的实现方案是采用共享内存的机制实现。在该实施方式中，因为处理器是内嵌的，所以在片上必然会有处理器的部分内存空间；专用功能单元共享该内存空间，可以实现处理器的数据收发操作。具体的，在片上设置处理器与专用功能单元都可以读写的共享内存空间，处理器发送数据到专用功能单元时，先将数据写入该共享内存空间，并增加内存状态标志位，用于标志当前内存中的数据的状态，以方便专用功能单元读取相应数据时进行判断；然后通过中断或状态标志寄存器来通知专用功能单元从指定的位置读取该数据；反之，专用功能单元发送数据到处理器时，执行类似的操作。方案2中，因为处理器和专用功能单元之间共享内存，数据的交互操作仅需要发送端执行写操作，接收端执行读操作即可，减少了读写数据的次数，提高了数据处理的效率。然而，在该方案中，专用功能单元中的每个数据收集和发送模块都需要设置与共享内存连接的逻辑接口，共享内存中需要增加内存状态标志位，用以指示当前数据信息的状态；如此，共享内存连接接口设计的复杂度与与接口个数成正比，个数越多，设计越复杂；进一步的，共享内存中增加的状态标志位会占用内存空间，导致有效存储空间减少，特别是在专用功能单元中有多个数据收发模块，且待收发数据量较大时，以上增加的逻辑会更复杂，而且因为处理器要根据内存状态标志位来决定当前存储空间的数据的状态，引入了较多的额外逻辑消耗，导致数据效率降低。
技术实现思路
为解决上述技术问题，本专利技术的目的在于提供一种内嵌处理器进行快速数据通信的方法和装置。为了实现上述专利技术目的之一，本专利技术一实施方式提供一种内嵌处理器进行快速数据通信的方法，所述方法包括：将内存储器分割为地址连续，且顺序编址的多个片上存储单元，不同片上存储单元之间的读写操作相互独立且可以同时进行；配置连接于内存储器的内存接口控制器，所述内存接口控制器包括多个内存接口控制单元，每一内存接口控制单元对应至少一个片上存储单元，每一片上存储单元唯一对应一个内存接口控制单元；配置分别连接于内存接口控制器的片上处理器和DMA控制器，所述DMA控制器包括与内存接口控制单元一一对应设置的多个请求分配单元，每一请求分配单元处理的请求信息所对应的地址与片上处理器的地址段匹配，且每一请求分配单元处理的请求信息所对应的地址与通过内存接口控制单元对应的片上存储单元的地址匹配；配置连接于DMA控制器的专用功能模块，所述专用功能模块包括多个数据采集单元和多个数据接收单元，所述片上处理器用于配置专用功能单元所对应的内存的地址范围，每一专用功能模块均分别连接于每一请求分配单元；当片上处理器对内存储器发生读写请求时，通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块，和/或当专用功能模块通过DMA控制器对内存储器发生读写请求时，通过所述DMA控制器按请求的地址对接内存接口控制器，并通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块。作为本专利技术一实施方式的进一步改进，当专用功能模块通过DMA控制器对内存发生读写请求时，所述方法还包括：解析请求信息以获得请求信息携带的地址，根据解析出的地址进行匹配以获得与请求信息匹配的请求分配单元。作为本专利技术一实施方式的进一步改进，当专用功能模块通过DMA控制器对内存发生读写请求时，所述方法具体包括：解析请求信息以获得请求信息携带的地址，根据解析出的地址查询每一请求分配单元，判断解析请求携带的地址是否属于当前请求分配单元调度的地址范围，若是，当前请求分配单元响应解析请求，并通过当前请求分配单元连接的内存接口控制单元在相应的片上存储单元上对请求信息进行具体响应。作为本专利技术一实施方式的进一步改进，所述方法还包括：预配置请求信息的优先级别和/或处理权重，当任一接口控制单元和/或任一请求分配单元同时接收到多个请求信息时，根据请求信息的优先级别和/或处理权重按序处理每一请求信息；其中，按优先级别自高至低的顺序依次处理每一请求信息，和/或按照处理权重循环调度每一请求信息。作为本专利技术一实施方式的进一步改进，通过DMA控制器确认片上存储器已完成请求信息所携带的指令后，所述方法还包括：更新本地寄存器的状态标志信息和产生中断信号，并将中断信号发送至片上处理器。作为本专利技术一实施方式的进一步改进，已完成请求信息所携带的指令包括：完成至少一个描述符的数据操作。作为本专利技术一实施方式的进一步改进，所述方法还包括：设置超时机制，当DMA控制器确认预定时间内未能完成足够的数据处理时，采用超时机制触发更新本地寄存器的状态标志信息和产生中断信号。作为本专利技术一实施方式的进一步改进，所述本文档来自技高网...

【技术保护点】
1.一种内嵌处理器进行快速数据通信的方法，其特征在于，所述方法包括：/n将内存储器分割为地址连续，且顺序编址的多个片上存储单元，不同片上存储单元之间的读写操作相互独立且可以同时进行；/n配置连接于内存储器的内存接口控制器，所述内存接口控制器包括多个内存接口控制单元，每一内存接口控制单元对应至少一个片上存储单元，每一片上存储单元唯一对应一个内存接口控制单元；/n配置分别连接于内存接口控制器的片上处理器和DMA控制器，所述DMA控制器包括与内存接口控制单元一一对应设置的多个请求分配单元，每一请求分配单元处理的请求信息所对应的地址与片上处理器的地址段匹配，且每一请求分配单元处理的请求信息所对应的地址与通过内存接口控制单元对应的片上存储单元的地址匹配；/n配置连接于DMA控制器的专用功能模块，所述专用功能模块包括多个数据采集单元和多个数据接收单元，所述片上处理器用于配置专用功能单元所对应的内存的地址范围，每一专用功能模块均分别连接于每一请求分配单元；/n当片上处理器对内存储器发生读写请求时，通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块，和/或当专用功能模块通过DMA控制器对内存储器发生读写请求时，通过所述DMA控制器按请求的地址对接内存接口控制器，并通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块。/n...

【技术特征摘要】
1.一种内嵌处理器进行快速数据通信的方法，其特征在于，所述方法包括：
将内存储器分割为地址连续，且顺序编址的多个片上存储单元，不同片上存储单元之间的读写操作相互独立且可以同时进行；
配置连接于内存储器的内存接口控制器，所述内存接口控制器包括多个内存接口控制单元，每一内存接口控制单元对应至少一个片上存储单元，每一片上存储单元唯一对应一个内存接口控制单元；
配置分别连接于内存接口控制器的片上处理器和DMA控制器，所述DMA控制器包括与内存接口控制单元一一对应设置的多个请求分配单元，每一请求分配单元处理的请求信息所对应的地址与片上处理器的地址段匹配，且每一请求分配单元处理的请求信息所对应的地址与通过内存接口控制单元对应的片上存储单元的地址匹配；
配置连接于DMA控制器的专用功能模块，所述专用功能模块包括多个数据采集单元和多个数据接收单元，所述片上处理器用于配置专用功能单元所对应的内存的地址范围，每一专用功能模块均分别连接于每一请求分配单元；
当片上处理器对内存储器发生读写请求时，通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块，和/或当专用功能模块通过DMA控制器对内存储器发生读写请求时，通过所述DMA控制器按请求的地址对接内存接口控制器，并通过内存接口控制单元匹配对应的片上存储单元以读写内存储器中数据，并将读出的数据返回给原请求模块。


2.根据权利要求1所述的内嵌处理器进行快速数据通信的方法，其特征在于，当专用功能模块通过DMA控制器对内存发生读写请求时，所述方法还包括：解析请求信息以获得请求信息携带的地址，根据解析出的地址进行匹配以获得与请求信息匹配的请求分配单元。


3.根据权利要求2所述的内嵌处理器进行快速数据通信的方法，其特征在于，当专用功能模块通过DMA控制器对内存发生读写请求时，所述方法具体包括：解析请求信息以获得请求信息携带的地址，根据解析出的地址查询每一请求分配单元，判断解析请求携带的地址是否属于当前请求分配单元调度的地址范围，若是，当前请求分配单元响应解析请求，并通过当前请求分配单元连接的内存接口控制单元在相应的片上存储单元上对请求信息进行具体响应。


4.根据权利要求1所述的内嵌处理器进行快速数据通信的方法，其特征在于，所述方法还包括：预配置请求信息的优先级别和/或处理权重，当任一接口控制单元和/或任一请求分配单元同时接收到多个请求信息时，根据请求信息的优先级别和/或处理权重按序处理每一请求信息；其中，按优先级别自高至低的顺序依次处理每一请求信息，和/或按照处理权重循环调度每一请求信息。


5.根据权利要求1所述的内嵌处理器进行快速数据通信的方法，其特征在于，通过DMA控制器确认片上存储器已完成请求信息所携带的指令后，所述方法还包括：更新本地寄存器的状态标志信息和产生中断信号，并将中...

【专利技术属性】
技术研发人员：贾复山，张继存，
申请(专利权)人：盛科网络苏州有限公司，
类型：发明
国别省市：江苏;32