SiC外延晶片及其制造方法技术

本发明专利技术的SiC外延晶片具备4H‑SiC单晶基板和形成于所述4H‑SiC单晶基板上的SiC外延层，所述4H‑SiC单晶基板以相对于c面具有偏离角的面为主面，且在周缘部具有斜角部，所述SiC外延层的膜厚为20μm以上，所述SiC外延层的从外周端延伸存在的界面位错的密度为10根/cm以下。

SiC epitaxial wafer and its manufacturing method

【技术实现步骤摘要】
【国外来华专利技术】SiC外延晶片及其制造方法
本专利技术涉及SiC外延晶片及其制造方法。本申请基于2017年6月28日在日本提出的专利申请2017-126744号主张优先权，将其内容引用于此。
技术介绍
碳化硅(SiC)具有与硅(Si)相比，绝缘击穿电场大1个数量级，带隙大3倍，且热传导率高3倍左右等特性。由于碳化硅具有这些特性，所以期待其应用于功率器件、高频器件、高温工作器件等。因此，近年来，如上所述的半导体器件中使用SiC外延晶片。要促进SiC器件的实用化，不可缺少的是确立高品质的结晶生长技术、高品质的外延生长技术。SiC器件一般使用SiC外延晶片制作，SiC外延晶片是在SiC单晶基板(也有时简称为SiC基板)上，采用化学气相生长法(ChemicalVaporDeposition：CVD)等生长成为器件活性区域的SiC外延层(膜)而得到的，SiC单晶基板是由采用升华再结晶法等生长出的SiC的体单晶加工而得到的。更具体而言，SiC外延晶片一般在以从(0001)面向<11-20>方向具有偏离角的面为生长面的SiC单晶基板上，进行台阶流生长(从原子台阶起的横向生长)生长4H的SiC外延层。SiC单晶基板一般在内部存在被称为贯通螺旋位错(ThreadingScrewDislocation：TSD)、贯通刃状位错(ThreadingEdgeDislocation：TED)或者基面位错(BasalPlaneDislocation：BPD)的晶体缺陷，有时器件特性由于这些晶体缺陷而劣化。这些位错基本上从SiC单晶基板向SiC外延膜传播。另一方面，已知在SiC外延膜内产生被称为界面位错的位错。该界面位错是基面位错中的一种，在SiC基板与SiC外延膜的界面附近，沿着与SiC基板的切割方向正交的方向(切割方向为<11-20>时是<1-100>方向)伸长。界面位错是为了缓和所述界面附近的应力发生伸长而产生的。此外，有时在SiC外延膜不仅形成从SiC单晶基板传播的贯通刃状位错，还形成贯通刃状位错列(图8中的“TED对9”)。具体而言，外延生长时新产生的2个贯通刃状位错成对，当切割方向为<11-20>时，这2个位错的对在<1-100>方向上以列状排列连续，形成贯通刃状位错列。产生贯通刃状位错列的结果是外延膜的位错密度变得比SiC单晶基板高，在外延生长中使结晶性变差。该贯通刃状位错的对在其底部通过基面位错而以半环(halfloop，半环线)状连结。现有技术文献专利文献1：日本特开2008-34776号公报非专利文献1：X.Zhangetal.,JournalofAppliedPhysics102,093520(2007)
技术实现思路
在非专利文献1中，对基于X射线形貌术、光致发光(PL)等进行的观察而明确得知的贯通刃状位错列的产生与上述界面位错的关系、以及X射线形貌术图像和PL像的特征，使用图8进行说明。图8是示意地示出在SiC单晶基板上形成SiC外延膜的SiC外延晶片的立体图。为了容易清楚地说明，示出A点、B点、C点和将它们连结的AB部和BC部。在X射线形貌术图像中，观察L字状的位错。该L字状的位错是图8中的观察到AB部(界面位错14)和BC部(基面位错15)的位错。BC部保持在(0001)基底面16上将SiC外延膜5横切，在SiC外延膜5的表面的C点终结。该L字状的位错在外延生长中，BC部(基面位错15)向右侧方向移动，与此相伴，AB部(界面位错14)向右侧延伸。这样，AB部(界面位错14)向右侧延伸下去时，在C的部分依次形成贯通刃状位错列(图8中的“TED对9”)，形成贯通刃状位错列的序列(以下将贯通刃状位错列沿与台阶流方向正交的方向排列的结构称为对序列(图8中的对序列11))。这样，贯通刃状位错列的产生与界面位错有着紧密的关系。在X射线形貌术图像中，贯通刃状位错列的像越趋向右侧就存在于距表面越浅的位置，因此对比度变弱。X射线形貌术图像中，AB部(界面位错)、BC部(基面位错)和贯通刃状位错列大多全部被观察到。另外，光致发光(PL)像中，贯通刃状位错列的序列作为点状序列被观察到，BC部(基面位错)以线状被观察到。另一方面，难以进行AB部(界面位错)的观察。因此，在PL像中，通过观察与点状序列和BC部(基面位错)对应的线状图案，能够得知界面位错的存在。再者，贯通刃状位错列的序列与台阶流方向正交地延伸存在，1根贯通刃状位错列的序列和由其产生而引起的1根界面位错彼此平行地延伸存在。因而，通过发现1根点状序列，能够确认与台阶流方向正交地延伸存在的1根界面位错的存在。另外，BC部(基面位错)与台阶流方向平行地延伸存在，1根BC部(基面位错)和由其产生而引起的1根界面位错彼此正交地延伸存在，所以通过发现与1根BC部(基面位错)对应的线状图案，能够确认与台阶流方向正交地延伸存在的1根界面位错的存在。以上的以往已知的界面位错在SiC基板的基面位错(BPD)存在的部位产生。相对于此，本专利技术人发现，在SiC基板上生长SiC外延膜时，从SiC基板的外周端延伸存在的新型界面位错(以下称为“外端界面位错”)。本专利技术人通过对该外端界面位错反复专心研究，发现其通过SiC外延膜变厚而产生。以往的界面位错以SiC基板的BPD存在的部位为起点，但本专利技术人发现的界面位错(外端界面位错)与其不同，是以SiC基板的外周端为起点的。该界面位错也与以往的界面位错同样地使器件的可靠性下降，所以应该降低。认为迄今为止，没有发现外端界面位错是由于使用SiC外延膜的厚度为产生外端界面位错那么厚的膜的情况少的缘故。本专利技术是鉴于上述状况而完成的，其目的在于提供具有膜厚为20μm以上的SiC外延膜，且外端界面位错的密度低的SiC外延晶片及其制造方法。本专利技术为了解决上述课题，提供以下手段。(1)本专利技术第一方案的SiC外延晶片，具备4H-SiC单晶基板和形成于所述4H-SiC单晶基板上的SiC外延膜，所述4H-SiC单晶基板以相对于c面具有偏离角的面为主面，且在周缘部具有斜角部(bevelportion)，所述SiC外延膜的膜厚为20μm以上，所述SiC外延层的从外周端延伸存在的界面位错密度为10根/cm以下。(2)本专利技术第二方案的SiC外延晶片，具备4H-SiC单晶基板和形成于所述4H-SiC单晶基板上的SiC外延膜，所述4H-SiC单晶基板以相对于c面具有偏离角的面为主面，且在周缘部具有斜角部，所述SiC外延膜的膜厚为20μm以上，所述斜角部包含从所述主面连续的斜面部和外周端部，所述斜面部的宽度为150μm以上。(3)上述(1)和(2)中任一项所述的SiC外延晶片中，可以是：以<11-20>方向的中心线为中心，25°～155°和205°～335°的中心角的范围的界面位错密度为10根/cm以下。(4)上述(1)～(3)中任一项所述的Si本文档来自技高网...

【技术保护点】
1.一种SiC外延晶片，具备4H-SiC单晶基板和形成于所述4H-SiC单晶基板上的SiC外延膜，/n所述4H-SiC单晶基板以相对于c面具有偏离角的面为主面，且在周缘部具有斜角部，/n所述SiC外延膜的膜厚为20μm以上，/n所述SiC外延层的从外周端延伸存在的界面位错密度为10根/cm以下。/n

【技术特征摘要】
【国外来华专利技术】20170628 JP 2017-1267441.一种SiC外延晶片，具备4H-SiC单晶基板和形成于所述4H-SiC单晶基板上的SiC外延膜，
所述4H-SiC单晶基板以相对于c面具有偏离角的面为主面，且在周缘部具有斜角部，
所述SiC外延膜的膜厚为20μm以上，
所述SiC外延层的从外周端延伸存在的界面位错密度为10根/cm以下。


2.一种SiC外延晶片，具备4H-SiC单晶基板和形成于所述4H-SiC单晶基板上的SiC外延膜，
所述4H-SiC单晶基板以相对于c面具有偏离角的面为主面，且在周缘部具有斜角部，
所述SiC外延膜的膜厚为20μm以上，
所述斜角部包含从所述主面连续的斜面部和外周端部，
所述斜面部的宽度为150μm以上。


3.根据权利要求1所述的SiC外延晶片，
以<11-20>方向的中心线为中心，25°～155°和205°～335°的中心角的范围的界面位错密度为10根/cm以下。


4.根据权利要求1所述的SiC外延晶片，
所述斜角部包含从所述主面连续的斜面部和外周端部，
所述斜面部的宽度为150μm以上。


5.根据权利要求2所述的SiC外延晶片，
以<11-20>方向的中心线为中心，25°～155°和205°～335°的中心角的范围的界面位错密...

【专利技术属性】
技术研发人员：龟井宏二，
申请(专利权)人：昭和电工株式会社，
类型：发明
国别省市：日本;JP