外延晶片、外延晶片制造方法、二极管及整流器技术

本申请提供一种外延晶片、外延晶片制造方法、二极管及整流器，其中，外延晶片中包括Si基底层；形成于所述Si基底层的绝缘层；形成于所述绝缘层远离所述Si基底层的一面的氮化物半导体层；其中，所述绝缘层的厚度构造成在正向偏置电压下，该绝缘层可以允许电子和空穴通过量子隧穿从该绝缘层一侧穿至另一侧与相应的空穴和电子复合，从而允许正向电流流动。在反向偏向下，该绝缘层可以阻碍自由电子和空穴的形成，从而阻塞反向电流。如此，使外延晶片具有了仅允许电流单向通过的特性，可以被制作成如二极管等于整流器件。

Epitaxial wafer, epitaxial wafer manufacturing method, diode and rectifier

【技术实现步骤摘要】
外延晶片、外延晶片制造方法、二极管及整流器
本申请涉及半导体器件
，具体而言，涉及一种外延晶片、外延晶片制造方法、二极管及整流器。
技术介绍
二极管是一种半导体电子器件，其在正向偏置电压下允许电流流动，而在反向偏置电压下阻塞电流。通常，二极管可以为电子管、固态设备或者机械设备。二极管最重要的应用场景是电流整流器，其可以将交流电转换为电脑、移动电话、电视机或其他日通电器所需的直流电。在现代电子产品中，固态电流整流器件无处不在。固态电流整流器件可以是P-N结二极管或者金属半导体结二极管(即，肖特基二极管)。在各种设计中，最常用的是P-N结二极管。对于P-N结二极管，N型半导体(掺杂施主杂质)和P型半导体(掺杂受主杂质)接触。在N型半导体中，自由电子是多数载流子，空穴是少数载流子。在P型半导体中，空穴是多数载流子，自由电子是少数载流子。因此，P-N结二极管被归为双极器件。N型半导体与P型半导体接触后，自由电子从。N型半导体移动至P型半导体。相应地，空穴可以看作从P型半导体移动至N型半导体。这导致了与载流子的流动相反的电势，直到流动停止在平衡状态。这个过程确定了载流子耗尽区域的内建电压。在正向外部偏置电压下，负外部电动势施加到N型半导体，正外部电动势施加到P型半导体。在负外部电动势与正外部电动势间的电势差接近内建电压时，自由电子从N型半导体移动到P型半导体中，在那里与空穴复合。相应地，空穴可以看作从P型半导体移动到N型半导体中，并在那里与自由电子复合。随着外部施加的偏置电压呈指数增加，这产生了大的正向电流成，电流方向是由多数载流子决定的。导通电压取决于使用的半导体的能隙，对于SiP-N结二极管，导通电压通常是0.7V。在反向偏置电压下，只有少数载流子从半导体移动到另一半导体。由于只有很少的少数载流子，反向电流很小。因此，利用允许大的正向电流通过而阻塞反向电流的特性可以实现整流，即仅允许一个方向上的电流流动。肖特基二极管的工作于此不同，肖特基二极管是使用键合到N型半导体的金属电极构成的纯多数载流子器件，因此肖特基二极管被归为单极器件。对于肖特基二极管，在正向偏置电压下，电子从半导体流向金属，导致电流随偏置电压的阶跃增长。电流取决于在金属半导体界面处形成的肖特基势垒。导通电压通常约为0.3-0.5V，具体取决于所使用的金属。在负向偏置电压下，电流被肖特基势垒阻塞，并且在半导体中形成随偏置电压的增加而延伸的耗尽区。由于没有P型半导体材料，因此肖特基二极管不存在少数载流子。目前，P-N结二极管和肖特基二极管是仅有的固态电流整流器件，它们都基于有形成半导体到半导体结或半导体到金属结建立能量势垒。
技术实现思路
本申请的目的之一在于提供一种工作原理与P-N结二极管及肖特基二极管不同的二极管、用于制造该二极管的外延晶片及其制造方法、以及使用该二极管的整流器。第一方面，本申请提供一种外延晶片，所述外延晶片包括：Si基底层；形成于所述Si基底层的绝缘层；形成于所述绝缘层远离所述Si基底层的一面的氮化物半导体层；其中，所述绝缘层的厚度构造成允许自由电子通过量子隧穿穿过该绝缘层。可选地，在上述外延晶片中，所述绝缘层为SiNx薄膜层。可选地，在上述外延晶片中，所述绝缘层的厚度为1到4纳米。可选地，在上述外延晶片中，所述绝缘层的厚度为2到3纳米。可选地，在上述外延晶片中，所述氮化物半导体层为GaN和InN混合制成InGaN层。可选地，在上述外延晶片中，所述InGaN层中，In含量在30％到80％之间。可选地，在上述外延晶片中，所述InGaN层的导带与所述Si基底层的价带对齐。可选地，在上述外延晶片中，InGaN层的厚度在50纳米到2微米之间。可选地，在上述外延晶片中，所述InGaN层为具有均匀In含量的均匀层或者具有不同In含量的异质结构层。可选地，在上述外延晶片中，所述InGaN层中InN与GaN的含量比例为46:54。可选地，在上述外延晶片中，所述Si基底层为P型Si(111)晶片。第二方面，本申请提供一种外延晶片制造方法，所述方法包括：提供一Si基底层；在所述Si基底层的表面形成绝缘层；在所述绝缘层远离所述Si基底层的一面上形成氮化物半导体层；其中，所述绝缘层的厚度构造成允许自由电子通过量子隧穿穿过该绝缘层。可选地，在上述外延晶片制造方法中，所述绝缘层为SiNx薄膜层；形成所述SiNx薄膜层的方式包括分子束外延。可选地，在上述外延晶片制造方法中，所述绝缘层的厚度为1到4纳米。可选地，在上述外延晶片制造方法中，所述绝缘层的厚度为2到3纳米。可选地，在上述外延晶片制造方法中，所述氮化物半导体层为GaN和InN混合制成InGaN层；形成所述InGaN层的方式包括分子束外延。可选地，在上述外延晶片制造方法中，所述InGaN层中In含量在30％到80％之间。可选地，在上述外延晶片制造方法中，所述提供一Si基底层包括：提供一P型Si(111)晶片作为所述Si基底层。第三方面，本申请提供一种二极管，所述二极管由本申请提供所述外延晶片制成。第四方面，本申请提供一种整流器，所述整流器包括本申请提供的所述二极管。本申请提供的方案至少具有以下有益效果：本申请提供的外延晶片、外延晶片制造方法、二极管及整流器，在Si基底层和氮化物半导体层之间加入了绝缘层，在正向偏置电压下，该绝缘层可以允许电子通过量子隧穿从该绝缘层一侧穿至另一侧与空穴复合，从而允许正向电流流动；在反向偏向下，该绝缘层可以阻碍自由电子和空穴的形成，从而阻塞反向电流。如此，使外延晶片具有了仅允许电流单向通过的特性，可以被制作成如二极管等用于整流器件。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本申请实施例提供的外延晶片的结构示意图；图2为绝缘层氮化形成时间为1分钟和5分钟时二极管的电流-电压曲线示意图；图3为绝缘层氮化形成时间为10分钟和20分钟时二极管的电流-电压曲线示意图；图4为本申请实施例提供的整流器的电路示意图；图5为本申请实施例提供的外延晶片制造方法的流程示意图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本本文档来自技高网...

【技术保护点】
1.一种外延晶片，其特征在于，所述外延晶片包括：/nSi基底层；/n形成于所述Si基底层的绝缘层；/n形成于所述绝缘层远离所述Si基底层的一面的氮化物半导体层；/n其中，所述绝缘层的厚度构造成允许自由电子通过量子隧穿穿过该绝缘层。/n

【技术特征摘要】
1.一种外延晶片，其特征在于，所述外延晶片包括：
Si基底层；
形成于所述Si基底层的绝缘层；
形成于所述绝缘层远离所述Si基底层的一面的氮化物半导体层；
其中，所述绝缘层的厚度构造成允许自由电子通过量子隧穿穿过该绝缘层。


2.根据权利要求1所述的外延晶片，其特征在于，所述绝缘层为SiNx薄膜层。


3.根据权利要求1或2所述的外延晶片，其特征在于，所述绝缘层的厚度为1到4纳米。


4.根据权利要求3所述的外延晶片，其特征在于，所述绝缘层的厚度为2到3纳米。


5.根据权利要求1所述的外延晶片，其特征在于，所述氮化物半导体层为GaN和InN混合制成InGaN层。


6.根据权利要求5所述的外延晶片，其特征在于，所述InGaN层中，In含量在30％到80％之间。


7.根据权利要求6所述的外延晶片，其特征在于，所述InGaN层的导带与所述Si基底层的价带对齐。


8.根据权利要求5所述的外延晶片，其特征在于，InGaN层的厚度在50纳米到2微米之间。


9.根据权利要求5所述的外延晶片，其特征在于，所述InGaN层为具有均匀In含量的均匀层或者具有不同In含量的异质结构层。


10.根据权利要求5所述的外延晶片，其特征在于，所述InGaN层中InN与GaN的含量比例为46:54。


11.根据权利要求1所述的外延晶片，其特征在于，所述...

【专利技术属性】
技术研发人员：理查德·内策尔，周国富，
申请(专利权)人：华南师范大学，
类型：发明
国别省市：广东;44