一种内嵌硅控整流器的PMOS器件及其实现方法技术

本发明专利技术公开了一种内嵌硅控整流器的PMOS器件及其实现方法，通过将现有内嵌硅控整流器的PMOS器件连接阴极的高浓度N型掺杂替换为低浓度N型轻掺杂(30)，并将该PMOS器件漏极的高浓度P型掺杂(22)、高浓度P型掺杂(24)以及该低浓度N型轻掺杂(30)上表面形成金属硅化物，引出电极相连作为所述PMOS器件的阴极，并将该PMOS器件连结阳极的高浓度P型掺杂(20)与高浓度P型掺杂(26)下方的P型ESD掺杂去除，本发明专利技术可在提升PMOS器件二次击穿电流的同时提升其维持电压高于其工作电压。

A PMOS device with silicon controlled rectifier and its implementation

【技术实现步骤摘要】
一种内嵌硅控整流器的PMOS器件及其实现方法
本专利技术涉及半导体集成电路
，特别是涉及一种用于ESD(Electro-StaticDischarge，静电释放)的内嵌硅控整流器的PMOS器件及其实现方法。
技术介绍
在集成电路防静电保护设计领域，防静电保护保护设计窗口一般取决于工作电压和内部受保护电路的栅氧化层厚度。以业界常规的28nmhigh-K/MetalGate工艺平台为例，其IO器件的栅氧化层厚度约为40A，工作电压为1.8V，那么该28nmhigh-K/MetalGate工艺平台的防静电保护设计窗口通常为2.2V～8V之间。PMOS器件因为其内部载流子空穴的迁移率比较低，导致了其回滞效应的二次击穿电流It2比较低，业界为了提升28nmHigh-K/MetalGate工艺平台中PMOS的二次击穿电流，于2015年提出了一种内嵌硅控整流器的PMOS器件，如图1所示，在PMOS器件的漏极中插入高浓度N型掺杂(N+)30，并在源漏极下方都加入P型ESD掺杂(P-ESDIMP)10～12，然后将高浓度N型掺杂(N+)30连接阴极，此时该PMOS器件内部则形成一个寄生的PNPN(高浓度P型掺杂(P+)20/N阱(N-Well)60/P型ESD掺杂(P-ESDIMP)10/高浓度N型掺杂(N+)30，或高浓度P型掺杂(P+)26/N阱(N-Well)60/P型ESD掺杂(P-ESDIMP)10/高浓度N型掺杂(N+)30)硅控整流器，该内嵌硅控整流器的PMOS的二次击穿电流大大提升，如下表1所示：表1表1为28nmHigh-K/MetalGate工艺下现有内嵌硅控整流器的PMOS与传统的GGNMOS和GDPMOS的回滞效应参数比较表，可以发现现有的内嵌硅控整流器PMOS可以将传统PMOS的二次击穿电流大大提升，甚至超过了传统GGNMOS的二次击穿电流，但是其维持电压却只有1.7V左右，小于工作电压1.8V，容易在外界扰动时触发闩锁效应，由此可见现有的内嵌硅控整流器的PMOS并不适用于防静电保护设计，所以需要对现有的内嵌硅控整流器的PMOS器件做进一步改进，提升其维持电压Vh，使其适用于防静电保护设计。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种内嵌硅控整流器的PMOS器件及其实现方法，以在提升PMOS器件二次击穿电流的同时提升其维持电压高于其工作电压，使其适用于防静电保护设计。为达上述及其它目的，本专利技术提出一种内嵌硅控整流器的PMOS器件，所述PMOS器件包括：半导体衬底(80)；生成于所述半导体衬底(80)中的N阱(60)；高浓度N型掺杂(32)、高浓度P型掺杂(20)置于所述N阱(60)的左边，高浓度P型掺杂(22)、低浓度N型轻掺杂(30)、高浓度P型掺杂(24)置于所述N阱(60)的中间，高浓度N型掺杂(34)、高浓度P型掺杂(26)置于所述N阱(60)的右边，所述高浓度P型掺杂(22)的底部、低浓度N型轻掺杂(30)底部、高浓度P型掺杂(24)底部及其中间间隔部分的下方设置一层P型ESD掺杂(10)；所述高浓度P型掺杂(20)和所述高浓度P型掺杂(22)间的上方设置第一P型栅(40)，所述高浓度N型掺杂(24)和高浓度P型掺杂(26)间的上方设置第二P型栅(42)；所述高浓度N型掺杂(32)的上方、高浓度P型掺杂(20)的上方生成金属硅化物并与所述第一P型栅(40)相连组成所述PMOS器件的阳极，所述高浓度P型掺杂(P+)22、高浓度P型掺杂(P+)24、低浓度N型轻掺杂(30)上方生成金属硅化物并引出电极相连作为所述PMOS器件的阴极，所述高浓度N型掺杂(34)的上方、高浓度P型掺杂(26)的上方生成金属硅化物并与所述第二P型栅(42)相连组成所述PMOS器件的阳极。优选地，所述高浓度P型掺杂(20)、N阱(60)以及P型ESD掺杂(10)构成等效PNP三极管结构。优选地，所述N阱(60)、P型ESD掺杂(10)与低浓度N型轻掺杂(30)构成等效NPN三极管结构。优选地，所述高浓度P型掺杂(26)、N阱(60)以及P型ESD掺杂(10)构成等效PNP三极管结构。优选地，所述高浓度N型掺杂(32)、高浓度P型掺杂(20)之间用浅沟道隔离层隔离，所述高浓度P型掺杂(20)的右侧和高浓度P型掺杂(22)之间为所述N阱(60)的一部分。优选地，所述高浓度N型掺杂(24)和高浓度P型掺杂(26)之间为所述N阱(60)的一部分，所述高浓度P型掺杂(26)和高浓度N型掺杂(34)间用浅沟道隔离层隔离。优选地，所述PMOS器件的回滞效应特性由所述高浓度P型掺杂(22)与高浓度P型掺杂(24)的宽度A、所述低浓度N型轻掺杂(30)的宽度B、所述高浓度P型掺杂(22)与低浓度N型轻掺杂(30)之间的间隔以及所述低浓度N型轻掺杂(30)与高浓度P型掺杂(24)之间的间隔S、所述低浓度N型轻掺杂(30)的掺杂浓度决定，其中A为0.1～1um，B为0.1～2um，S为0～2um，掺杂浓度剂量范围为1E12～1E15/cm2。为达到上述目的，本专利技术还提供一种内嵌硅控整流器的PMOS器件的实现方法，所述方法将现有内嵌硅控整流器的PMOS器件连接阴极的高浓度N型掺杂替换低浓度N型轻掺杂(30)，并将该PMOS器件漏极的高浓度P型掺杂(22)、高浓度P型掺杂(24)以及该低浓度N型轻掺杂(30)上表面形成金属硅化物，引出电极相连作为所述PMOS器件的阴极，并将该PMOS器件连结阳极的高浓度P型掺杂(20)与高浓度P型掺杂(26)下方的P型ESD掺杂去除。优选地，所述方法包括如下步骤：步骤S1，提供一半导体衬底(80)，并于所述半导体衬底(80)中生成一个N阱(60)；步骤S2，将高浓度N型掺杂(32)、高浓度P型掺杂(20)置于所述N阱(60)的左边，高浓度P型掺杂(22)、低浓度N型轻掺杂(30)、高浓度P型掺杂(24)置于所述N阱(60)的中间，高浓度N型掺杂(34)、高浓度P型掺杂(26)置于所述N阱(60)的右边，所述高浓度P型掺杂(22)的底部、低浓度N型轻掺杂(30)底部、高浓度P型掺杂(24)底部及其中间间隔部分的下方设置一层P型ESD掺杂(10)，于所述高浓度P型掺杂(20)和所述高浓度P型掺杂(22)间的上方设置第一P型栅(40)，所述高浓度N型掺杂(24)和高浓度P型掺杂(26)间的上方设置第二P型栅(42)；步骤S3，于所述高浓度N型掺杂(32)的上方、高浓度P型掺杂(20)的上方生成金属硅化物并与所述第一P型栅(40)相连组成所述PMOS器件的阳极，所述高浓度P型掺杂(22)、高浓度P型掺杂(24)、低浓度N型轻掺杂(30)上方生成金属硅化物并引出电极相连作为所述PMOS器件的阴极，所述高浓度N型掺杂(34)的上方、高浓度P型掺杂(26)的上方生成金属硅化物并与所述第二P型栅(42)相连组成所述PMOS器件的阳极。优选地，所述P本文档来自技高网...

【技术保护点】
1.一种内嵌硅控整流器的PMOS器件，其特征在于，所述PMOS器件包括：/n半导体衬底(80)；/n生成于所述半导体衬底(80)中的N阱(60)；/n高浓度N型掺杂(32)、高浓度P型掺杂(20)置于所述N阱(60)的左边，高浓度P型掺杂(22)、低浓度N型轻掺杂(30)、高浓度P型掺杂(24)置于所述N阱(60)的中间，高浓度N型掺杂(34)、高浓度P型掺杂(26)置于所述N阱(60)的右边，所述高浓度P型掺杂(22)的底部、低浓度N型轻掺杂(30)底部、高浓度P型掺杂(24)底部及其中间间隔部分下方设置一层P型ESD掺杂(10)；/n所述高浓度P型掺杂(20)和所述高浓度P型掺杂(22)间的上方设置第一P型栅(40)，所述高浓度N型掺杂(24)和高浓度P型掺杂(26)间的上方设置第二P型栅(42)；/n所述高浓度N型掺杂(32)的上方、高浓度P型掺杂(20)的上方生成金属硅化物并与所述第一P型栅(40)相连组成所述PMOS器件的阳极，所述高浓度P型掺杂(22)、高浓度P型掺杂(24)、低浓度N型轻掺杂(30)上方生成金属硅化物并引出电极相连作为所述PMOS器件的阴极，所述高浓度N型掺杂(34)的上方、高浓度P型掺杂(26)的上方生成金属硅化物并与所述第二P型栅(42)相连组成所述PMOS器件的阳极。/n...

【技术特征摘要】
1.一种内嵌硅控整流器的PMOS器件，其特征在于，所述PMOS器件包括：
半导体衬底(80)；
生成于所述半导体衬底(80)中的N阱(60)；
高浓度N型掺杂(32)、高浓度P型掺杂(20)置于所述N阱(60)的左边，高浓度P型掺杂(22)、低浓度N型轻掺杂(30)、高浓度P型掺杂(24)置于所述N阱(60)的中间，高浓度N型掺杂(34)、高浓度P型掺杂(26)置于所述N阱(60)的右边，所述高浓度P型掺杂(22)的底部、低浓度N型轻掺杂(30)底部、高浓度P型掺杂(24)底部及其中间间隔部分下方设置一层P型ESD掺杂(10)；
所述高浓度P型掺杂(20)和所述高浓度P型掺杂(22)间的上方设置第一P型栅(40)，所述高浓度N型掺杂(24)和高浓度P型掺杂(26)间的上方设置第二P型栅(42)；
所述高浓度N型掺杂(32)的上方、高浓度P型掺杂(20)的上方生成金属硅化物并与所述第一P型栅(40)相连组成所述PMOS器件的阳极，所述高浓度P型掺杂(22)、高浓度P型掺杂(24)、低浓度N型轻掺杂(30)上方生成金属硅化物并引出电极相连作为所述PMOS器件的阴极，所述高浓度N型掺杂(34)的上方、高浓度P型掺杂(26)的上方生成金属硅化物并与所述第二P型栅(42)相连组成所述PMOS器件的阳极。


2.如权利要求1所述的一种内嵌硅控整流器的PMOS器件，其特征在于，其特征在于：所述高浓度P型掺杂(20)、N阱(60)以及P型ESD掺杂(10)构成等效PNP三极管结构。


3.如权利要求1所述的一种内嵌硅控整流器的PMOS器件，其特征在于，其特征在于：所述N阱(60)、P型ESD掺杂(10)与低浓度N型轻掺杂(30)构成等效NPN三极管结构。


4.如权利要求2所述的一种内嵌硅控整流器的PMOS器件，其特征在于，其特征在于：所述高浓度P型掺杂(26)、N阱(60)以及P型ESD掺杂(10)构成等效PNP三极管结构。


5.如权利要求1所述的一种内嵌硅控整流器的PMOS器件，其特征在于，其特征在于：所述高浓度N型掺杂(32)、高浓度P型掺杂(20)之间用浅沟道隔离层隔离，所述高浓度P型掺杂(20)的右侧和高浓度P型掺杂(22)之间为所述N阱(60)的一部分。


6.如权利要求1所述的一种内嵌硅控整流器的PMOS器件，其特征在于，其特征在于：所述高浓度N型掺杂(24)和高浓度P型掺杂(26)之间为所述N阱(60)的一部分，所述高浓度P型掺杂(26)和高浓度N型掺杂(34)间用浅沟道隔离层隔离。


7.如权利要求1所述的一种内嵌硅控整流器的PMOS器件，其特征在于：所述PMOS器件的回滞效应特性由所述高浓度P型掺杂(22)与高浓度P型掺杂(24)的宽度A、所述低浓度N型轻掺杂(30)的...

【专利技术属性】
技术研发人员：朱天志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31