一种PED样品及其制备方法技术

本发明专利技术提供了一种PED样品及其制备方法，包括：提供待切割器件；对所述待切割器件进行切割形成待制备样品，所述待制备样品包括衬底、设置在所述衬底上的多个间隔排列的待量测结构和位于所述待测量结构之间的干扰结构；向所述待量测结构之间的区域通入离子刻蚀加强气体，利用所述离子刻蚀加强气体去除所述待量测结构之间的干扰结构，从而可以排除干扰结构对待量测结构量测准确度的影响，进而可以提高待量测结构如沟道孔内多晶硅层晶粒尺寸的量测准确度。

A ped sample and its preparation method

【技术实现步骤摘要】
一种PED样品及其制备方法
本专利技术涉及半导体制造
，更具体地说，涉及一种PED样品及其制备方法。
技术介绍
在三维存储器(3DNAND)的制造工艺中，为了利用透射电子显微镜(TransmissionElectronMicroscope，TEM)测量沟道孔内多晶硅层的晶粒尺寸，需要为TEM制备比较特别的PED(PrecessionElectronDiffraction，旋进电子衍射)样品。为了PED样品能够量测沟道孔内多晶硅层的晶粒尺寸，一般采用如图1所示的切样方式，即沿着切割线AA’和BB’切取半个沟道孔10，这样既可以获得较大的面积，又可以避免前后层的多晶硅层101叠加。但是，采用这种PED样品量测的多晶硅层晶粒尺寸的量测准确度并不高。
技术实现思路
有鉴于此，本专利技术提供了一种PED样品及其制备方法，以提高沟道孔内多晶硅层晶粒尺寸量测的准确度。为实现上述目的，本专利技术提供如下技术方案：一种PED样品的制备方法，包括：提供待切割器件；对所述待切割器件进行切割形成待制备样品，所述待制备样品包括衬底、设置在所述衬底上的多个间隔排列的待量测结构和位于所述待测量结构之间的干扰结构；向所述待量测结构之间的区域通入离子刻蚀加强气体，利用所述离子刻蚀加强气体去除所述待量测结构之间的干扰结构。可选地，向所述待量测结构之间的区域通入离子刻蚀加强气体包括：向所述待量测结构之间的区域插入气体针；通过所述气体针向所述待量测结构之间的区域通入离子刻蚀加强气体。可选地，所述离子刻蚀加强气体为XeF2。可选地，所述待切割器件为三维存储器，所述待量测结构为暴露出内部多晶硅层的沟道孔，所述干扰结构为栅电极，所述栅电极的材料为钨。可选地，向所述待量测结构之间的区域通入离子刻蚀加强气体之前，还包括：在所述待制备样品的至少一个侧面沉积保护层，所述至少一个侧面包括暴露出沟道孔内部多晶硅层的一侧表面。可选地，在所述待制备样品的至少一个侧面沉积保护层包括：采用电子束沉积工艺在所述待制备样品的至少一个侧面沉积保护层。一种PED样品，采用如上任一项所述的方法制备而成，包括衬底以及设置在所述衬底上的多个间隔排列的待量测结构，其中，所述待测量结构之间不具有干扰结构，所述干扰结构是通过向所述待量测结构之间的区域通入离子刻蚀加强气体的方式去除的。可选地，所述待量测结构为暴露出内部多晶硅层的沟道孔，所述干扰结构为栅电极，所述栅电极的材料为钨。可选地，还包括：位于所述PED样品的至少一个侧面的保护层，所述至少一个侧面包括暴露出沟道孔内部多晶硅层的一侧表面。可选地，所述保护层为氧化硅层。与现有技术相比，本专利技术所提供的技术方案具有以下优点：本专利技术所提供的PED样品及其制备方法，向待量测结构之间的区域通入离子刻蚀加强气体，并利用离子刻蚀加强气体去除待量测结构之间的干扰结构，从而可以排除干扰结构对待量测结构量测准确度的影响，进而可以提高待量测结构如沟道孔内多晶硅层晶粒尺寸的量测准确度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为一种三维存储器沟道孔的切割结构示意图；图2为本专利技术实施例提供的一种PED样品的制备方法的流程图；图3为本专利技术实施例提供的一种待制备样品的结构示意图；图4为本专利技术实施例提供的一种PED样品的结构示意图。具体实施方式正如
技术介绍
所述，采用图1所示的PED样品量测的多晶硅层晶粒尺寸的量测准确度并不高。专利技术人研究发现，造成这种问题的原因主要是，沟道孔10的外围环绕着栅电极11，该栅电极11的材料为金属钨，而电子显微镜无法完全区分开栅电极11的钨晶粒和多晶硅层101的晶粒，因此，会导致多晶硅层101的晶粒尺寸量测的准确度较低。基于此，本专利技术提供了一种PED样品的制备方法，以克服现有技术存在的上述问题，包括：提供待切割器件；对所述待切割器件进行切割形成待制备样品，所述待制备样品包括衬底、设置在所述衬底上的多个间隔排列的待量测结构和位于所述待测量结构之间的干扰结构；向所述待量测结构之间的区域通入离子刻蚀加强气体，利用所述离子刻蚀加强气体去除所述待量测结构之间的干扰结构。本专利技术提供的PED样品的制备方法，向待量测结构之间的区域通入离子刻蚀加强气体，并利用离子刻蚀加强气体去除待量测结构之间的干扰结构，从而可以排除干扰结构对待量测结构量测准确度的影响，进而可以提高待量测结构如沟道孔内多晶硅层晶粒尺寸的量测准确度。以上是本专利技术的核心思想，为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种PED样品的制备方法，如图2所示，包括：S101：提供待切割器件；本专利技术实施例中，以待切割器件是三维存储器为例进行说明，但是，本专利技术并不仅限于此，在其他实施例中，待切割器件可以是任何需要进行TEM检测的器件。S102：对待切割器件进行切割形成待制备样品，待制备样品包括衬底、设置在衬底上的多个间隔排列的待量测结构和位于待测量结构之间的干扰结构；本专利技术实施例中，采用FIB(FocusedIonbeam，聚焦离子束)对待切割器件进行切割形成待制备样品。在对三维存储器中沟道孔内的多晶硅层的晶粒尺寸进行测量时，如图1所示，沿切割线AA’和BB’对三维存储器进行切割，切割后的待制备样品具有半个沟道孔10。如图3所示，切割后的待制备样品包括衬底2、设置在衬底1上的多个间隔排列的待量测结构20以及位于待测量结构20之间的干扰结构21。可选地，衬底2为半导体衬底，如硅衬底和锗衬底等；待量测结构20为暴露出内部多晶硅层201的沟道孔；干扰结构21为栅电极，该栅电极的材料为金属钨。当然，如图3所示，待量测结构20之间还具有层间绝缘层22，该层间绝缘层22与干扰结构21交替设置，待量测结构20沿垂直于衬底2的方向贯穿交替设置的层间绝缘层22和干扰结构21。可选地，层间绝缘层22为氧化硅。S103：向待量测结构之间的区域通入离子刻蚀加强气体，利用离子刻蚀加强气体去除待量测结构之间的干扰结构。其中，向待量测结构20之间的区域通入离子刻蚀加强气体包括：向待量测结构20之间的区域插入气体针；通过气体针向待量测结构20之间的区域通入离子刻蚀加强气体。可选地，离子本文档来自技高网...

【技术保护点】
1.一种PED样品的制备方法，其特征在于，包括：/n提供待切割器件；/n对所述待切割器件进行切割形成待制备样品，所述待制备样品包括衬底、设置在所述衬底上的多个间隔排列的待量测结构和位于所述待测量结构之间的干扰结构；/n向所述待量测结构之间的区域通入离子刻蚀加强气体，利用所述离子刻蚀加强气体去除所述待量测结构之间的干扰结构。/n

【技术特征摘要】
1.一种PED样品的制备方法，其特征在于，包括：
提供待切割器件；
对所述待切割器件进行切割形成待制备样品，所述待制备样品包括衬底、设置在所述衬底上的多个间隔排列的待量测结构和位于所述待测量结构之间的干扰结构；
向所述待量测结构之间的区域通入离子刻蚀加强气体，利用所述离子刻蚀加强气体去除所述待量测结构之间的干扰结构。


2.根据权利要求1所述的方法，其特征在于，向所述待量测结构之间的区域通入离子刻蚀加强气体包括：
向所述待量测结构之间的区域插入气体针；
通过所述气体针向所述待量测结构之间的区域通入离子刻蚀加强气体。


3.根据权利要求1或2所述的方法，其特征在于，所述离子刻蚀加强气体为XeF2。


4.根据权利要求1所述的方法，其特征在于，所述待切割器件为三维存储器，所述待量测结构为暴露出内部多晶硅层的沟道孔，所述干扰结构为栅电极，所述栅电极的材料为钨。


5.根据权利要求4所述的方法，其特征在于，向所述待量测结构之间的区域通入离子刻蚀加强气体之前，还包括：

【专利技术属性】
技术研发人员：邹锭，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42