多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法技术

本发明专利技术涉及一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法，所述制作方法包括步骤：在衬底上生长N层AlInN/GaN异质结，其中N≥2；在N层AlInN/GaN异质结上进行刻蚀和台面隔离，形成栅鳍；在最上层AlInN/GaN异质结上方制作源电极、漏电极；在源电极和漏电极之间制作钝化层；制作三维FinFET栅结构的栅电极；制作互连引线。该晶体管及制作方法采用多沟道异质结结构和FinFET的三维栅结构，提高器件跨导的栅压放大范围，降低器件的关态泄漏电流和亚阈值摆幅，使器件具有良好的开关特性和线性度；异质结晶格近乎完全匹配，减小了面电阻。

【技术实现步骤摘要】
多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法
本专利技术属于微电子
，具体涉及一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管及制作方法。
技术介绍
近年来以SiC和GaN为代表的第三带宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。目前主要有如下4种制作基于AlInN/GaN异质结的增强型器件的方法。1.双沟道AlInN/GaN异质结，该结构有两个GaN层作为沟道层，双沟道AlInN/GaN异质结可以有更高的二维电子气总密度，这使得器件饱和电流大幅度增加，对于功率应用的器件，饱和电流的提高至关重要，但是双沟道AlInN/GaN异质结材料总势垒层厚度增加，使得器件栅与下面的沟道距离增大，降低了栅控能力。2.三沟道AlGaN/GaN异质结材料，随着沟道数量的增加，由AlGaN/GaN组成的异质结的层数也增多，使得器件有三层的二维电子气层并联在源、漏之间，这样更进一步降低了沟道电阻，提高了器件源漏电流。但是随着沟道数量的增加，离栅极越远的沟道受到的控制越弱，栅极电压的控制作用越来越弱。3.纳米沟道InAlN/GaNHEMT器件，该器件必须采用纳米级栅鳍宽度的栅鳍，但是FinFET采用纳米级栅鳍宽度的栅鳍会使电路器件单元的电流驱动能力减弱，降低了饱和电流。4.AlN/GaNFinFET器件仿真结构表明双沟道的AlN/GaNFinFET比单沟道的AlN/GaNFinFET具有更高的开态电流，并且比传统AlGaN/GaNFinFET在7V栅压下漏电流增加一倍；在实际器件制作中，AlN与GaN材料之间存在晶格不匹配现象，很难生长较厚的AlN材料，并且需要生长两层AlN，更难生长，即使生长出来，也会因为晶格不匹配引起位错，最终导致器件特性变差。上述4种现有技术中存在的问题总结为三点：1.目前的多沟道异质结器件采用平面栅控制，在沟道数量增加的同时器件栅与下面的沟道距离增增大，由此栅控能差。2.基于AlGaN/GaN组成的异质结器件晶格不匹配，使材料层之间出现错位，降低势垒层结晶质量以及异质结界面质量，并且增加了合金无序散射和界面粗糙度，从而降低器件的电学特性，导致器件可靠性降低；再者GaN材料与AlGaN材料均存在压电效应，使用AlGaN/GaN结构制备的器件运行时，在漏极方向的栅之下有较大电场，从而导致AlGaN材料的部分地方形成应力；加上两种材料严重的晶格不匹配，在高压高温环境下工作的器件可靠性降低、性能下降。3.采用纳米级栅鳍宽度的FinFET的控制器件，会使得电路器件单元的电流驱动能力减弱、饱和电流降低。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种晶格匹配多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术提供了一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的制作方法，包括如下步骤：S1、在衬底上生长N层AlInN/GaN异质结；所述AlInN/GaN异质结是通过依次生长GaN层和AlInN势垒层形成的，其中N≥2；S2、对所述N层AlInN/GaN异质结进行刻蚀和台面隔离，形成栅鳍；S3、在最上层的AlInN/GaN异质结上方制作源电极和漏电极；S4、在所述源电极和所述漏电极之间制作钝化层；S5、在所述N层AlInN/GaN异质结上制作三维FinFET栅结构的栅电极，所述栅电极覆盖在所述最上层AlInN/GaN异质结的顶部和所述N层AlInN/GaN异质结的侧壁；S6、制作所述源电极、所述漏电极和所述栅电极的引线。在一个具体实施方式中，所述衬底为蓝宝石衬底或SiC衬底。在一个具体实施方式中，所述N层AlInN/GaN异质结自下而上包括第一层AlInN/GaN异质结、第二层AlInN/GaN异质结至第N层AlInN/GaN异质结；第一层AlInN/GaN异质结中GaN层的厚度为1～2μm，AlInN势垒层的厚度为10～15nm；所述AlInN势垒层中In组份占比为16～18％；第二层AlInN/GaN异质结到第N层AlInN/GaN异质结的结构相同，其中GaN层的厚度为15～25nm，AlInN势垒层的厚度为10～15nm；所述AlInN势垒层中In组份占比为16～18％。在一个具体实施方式中，所述步骤S2包括：S21、在所述N层AlInN/GaN异质结制作宽度为30～100nm的栅鳍掩模图形；S21、对所述栅鳍掩模图形进行台面隔离和刻蚀，形成栅鳍。在一个具体实施方式中，所述步骤S3包括：S31、在最上层AlInN/GaN异质结上制作源极区掩膜图形和漏极区掩膜图形；S32、对所述源极区掩膜图形和所述漏极区掩膜图形进行金属蒸发和金属剥离，形成源电极和漏电极。在一个具体实施方式中，所述步骤S4中，所述SiN钝化层的厚度至少为50nm。在一个具体实施方式中，所述步骤S5包括：S51、刻蚀去除栅极区的钝化层；S52、制作栅极区掩膜图形；S53、对所述栅极区掩膜图形采用栅金属进行金属蒸发，使所述栅金属覆盖在第N层AlInN/GaN异质结的顶部和所述N层AlInN/GaN异质结的侧壁；S53、对金属蒸发后的栅金属进行金属剥离，形成FinFET栅结构的栅电极。本专利技术还提供了一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管，由上述制作方法制作而成。与现有技术相比，本专利技术的有益效果：1.本专利技术实施例采用AlInN/GaN异质结HEMT结构，通过调节In组分的含量，使AlInN层和GaN层之间能够产生近乎完全的匹配的a轴晶格，在生长多层AlInN/GaN异质结的情况下，不会出现传统AlGaN层与GaN层间晶格不匹配带来的严重后果，提升了异质结的电子迁移率、减小了面电阻；2.在源电极和漏电极之间采用多层AlInN/GaN异质结结构，形成多个并联的二维电子气通道，使器件具有较小的开态电阻，同时具有较大的电流驱动能力；3.采用三维的FinFET结构，栅电极能从侧面对沟道电子进行控制，明显加强了栅控能力，提高器件跨导的栅压放大范围，降低器件的关态泄漏电流和亚阈值摆幅，使器件具有良好的开关特性和线性度。附图说明图1为本专利技术实施例提供的一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的制作方法流程图；图2为本专利技术实施例提供的一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的结构示意图；图3为本专利技术实施例提供的一种多沟道鳍式结构本文档来自技高网...

【技术保护点】
1.一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：/nS1、在衬底上生长N层AlInN/GaN异质结；所述AlInN/GaN异质结是通过依次生长GaN层和AlInN势垒层形成的，其中N≥2；/nS2、对所述N层AlInN/GaN异质结进行刻蚀和台面隔离，形成栅鳍；/nS3、在最上层的AlInN/GaN异质结上方制作源电极和漏电极；/nS4、在所述源电极和所述漏电极之间制作钝化层；/nS5、在所述N层AlInN/GaN异质结上制作三维FinFET栅结构的栅电极，所述栅电极覆盖在所述最上层AlInN/GaN异质结的顶部和所述N层AlInN/GaN异质结的侧壁；/nS6、制作所述源电极、所述漏电极和所述栅电极的引线。/n

【技术特征摘要】
1.一种多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：
S1、在衬底上生长N层AlInN/GaN异质结；所述AlInN/GaN异质结是通过依次生长GaN层和AlInN势垒层形成的，其中N≥2；
S2、对所述N层AlInN/GaN异质结进行刻蚀和台面隔离，形成栅鳍；
S3、在最上层的AlInN/GaN异质结上方制作源电极和漏电极；
S4、在所述源电极和所述漏电极之间制作钝化层；
S5、在所述N层AlInN/GaN异质结上制作三维FinFET栅结构的栅电极，所述栅电极覆盖在所述最上层AlInN/GaN异质结的顶部和所述N层AlInN/GaN异质结的侧壁；
S6、制作所述源电极、所述漏电极和所述栅电极的引线。


2.根据权利要求1所述的多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的制作方法，其特征在于，
所述衬底为蓝宝石衬底或SiC衬底。


3.根据权利要求1所述的多沟道鳍式结构的AlInN/GaN高电子迁移率晶体管的制作方法，其特征在于，
所述N层AlInN/GaN异质结自下而上包括：第一层AlInN/GaN异质结、第二层AlInN/GaN异质结至第N层AlInN/GaN异质结；
第一层AlInN/GaN异质结中GaN层的厚度为1～2μm，AlInN势垒层的厚度为10～15nm；所述AlInN势垒层中In组份占比为16～18％；
第二层AlInN/GaN异质结到第N层AlInN/GaN异质结的结构相同，其中GaN层的厚度为15～25nm，AlInN势垒层的厚度为10～15nm；所述AlInN势垒层中In组份占比为16～1...

【专利技术属性】
技术研发人员：王冲，王鑫，马晓华，何云龙，郑雪峰，王允，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61