晶体管栅极形状构造方法技术

公开了一种晶体管。所述晶体管包括：在衬底上方的栅极的第一部分，所述第一部分具有第一宽度；以及在所述栅极的所述第一部分上方的所述栅极的第二部分，所述第二部分相对于所述栅极的所述第一部分居中并且所述第二部分具有大于所述第一宽度的第二宽度。所述栅极的所述第一部分和所述栅极的所述第二部分形成单个单片T栅极结构。

The construction method of transistor gate shape

【技术实现步骤摘要】
晶体管栅极形状构造方法
本公开的实施例涉及晶体管栅极形状，并且特别地涉及晶体管栅极形状构造。
技术介绍
氮化镓(GaN)晶体管是用在诸如5G设备之类的将来RF产品中的候选。晶体管的重要特征是栅极长度和栅极结构。栅极长度影响开关速度并且栅极结构(T栅极，场板)影响栅极电阻和器件击穿。T栅极晶体管是用在RF应用中的一种晶体管。T栅极可包括窄栅极部分和较宽栅极部分，所述窄栅极部分被形成为接触晶体管沟道或者与晶体管沟道极为接近，所述较宽栅极部分形成在窄栅极部分上方。窄栅极部分被设计来提高晶体管的速度，而较宽栅极部分被设计来降低栅极的电阻。在一些方法中，可仅通过光刻来管理诸如栅极长度之类的栅极特征。然而，T栅极和场板特征需要附加光刻和处理/金属化操作。通常，T栅极制作涉及剥离技术，所述剥离技术被现有技术水平CMOS制作标准认为是脏的。最近的方法使用双周期替换金属栅极(RMG)工艺来形成T栅极。此类方法的缺点是因为在两个周期中金属化T栅极，所以可能需要与两个周期相关联的栅极部分之间的粘合界面来完成栅极的形成。两个栅极部分之间的粘合界面可增加栅极电阻。此类方法的附加缺点包括成本(附加层增加成本)和可制造性(因为栅极长度被积极地缩放)。附图说明图1是根据实施例形成的具有带T栅极结构的栅极的晶体管的图示。图2是根据实施例形成的具有带T栅极结构的栅极的晶体管的图示。图3A-3E是制作晶体管栅极的工艺中的半导体结构的横截面的图示。图4A-4F是制作晶体管栅极的工艺中的半导体结构的横截面的图示。图5图示了依照一个实施方式的计算设备。图6图示了包括一个或多个实施例的插入器。具体实施方式描述了射频(RF)晶体管栅极形状构造方法。在以下描述中，阐述了许多具体细节，诸如具体集成和材料规范，以便提供对本公开的实施例的透彻理解。对于本领域的技术人员而言将显而易见的是，可以在没有这些具体细节的情况下实践本公开的实施例。在其他情况下，未详细地描述众所周知的特征(诸如集成电路设计布局)，以免不必要地使本公开的实施例混淆。此外，应当领会的是，图中所示的各种实施例是说明性表示并且不一定按比例绘制。某些术语还可以在以下描述中被仅用于参考的目的，并且因此不旨在为限制性的。例如，诸如“上”、“下”、“在上方”和“在下方”之类的术语指代在附图中参考的方向。诸如“前面”、“背面”、“后面”和“侧面”之类的术语描述组件的各部分在一致但任意参考系内的定向和/或位置，这通过参考文本和描述讨论中的组件的相关联的附图而变得清楚。这种术语可以包括在上面具体地提及的单词、其衍生词和类似含义的单词。由于诸如替换金属栅极工艺之类的缺点，为晶体管形成T栅极的一些先前方法已证明是不适当的，所述替换金属栅极工艺可涉及昂贵的和/或与硅CMOS处理不兼容的多种掩模和/或剥离技术。在本文中公开了克服此类先前方法的缺点的方法学。作为公开的实施例的一部分，T栅极是使用双层虚设栅极并且基于单个图案化操作和湿蚀刻来形成的。作为另一公开的实施例的一部分，T栅极使用用以图案化与n+源极和漏极外延材料兼容的虚设材料的第一掩模以及限定栅极的最终长度的另一掩模来形成。在本文中描述的实施例提供低成本解决方案来提供如用于5G和毫米波产品的RF晶体管所需的具有低电阻和低寄生电容的栅极。在实施例中，在已形成用于T栅极的腔之后，借助于单个金属填充操作形成T栅极。应该领会的是，这些实施例与现有技术水平CMOS处理兼容。图1是根据实施例形成的具有带T栅极结构的栅极的晶体管100的图示。图1示出了衬底101、外延层103、源极区域105、源电极106、漏极区域107、漏电极108、极化层109、栅极111、高k材料113和绝缘体115。参考图1，外延层103形成在作为晶体管100的最底层的衬底101上。源极区域105和漏极区域107形成在外延层103上。源电极106接触源极区域105。漏电极108接触漏极区域107。极化层109形成在外延层103上方。栅极111形成在用高k材料113作内衬的沟槽(trench)中。绝缘体115围绕高k材料113。在实施例中，衬底101可由包括但不限于硅的材料形成。在实施例中，外延层103可由GaN形成。在其他实施例中，外延层103可由其他材料形成。在实施例中，源极区域105和漏极区域107可由氮化铟镓形成。在其他实施例中，源极区域105和漏极区域107可由其他材料形成。在实施例中，源电极106和漏电极108可由金属形成。在其他实施例中，源电极106和漏电极108可由其他材料形成。在实施例中，极化层109可由氮化铟铝形成。在其他实施例中极化层109可由其他材料形成。在实施例中栅极111可由钨形成。在其他实施例中栅极111可由其他材料形成。在实施例中，高k材料113可由氧化物形成。在其他实施例中，高k材料113可由其他材料形成。在实施例中，绝缘体115可由氧化物形成。在其他实施例中，绝缘体115可由其他材料形成。参考图1，栅极111具有T形剖面并且被设计成具有确立使晶体管100的性能能力最大化的工作参数的栅极尺寸和栅极电阻。在单个周期中形成栅极111。特别地，在单个周期中形成栅极111的底部部分和栅极111的顶部部分两者以产生T形剖面。作为形成栅极111的过程的一部分，形成具有已被确定为给栅极结构提供期望的电特性的尺寸的空间。在实施例中，该空间由底部和顶部虚设栅极成形。在底部虚设栅极和顶部虚设栅极就位并且已被封装在周围材料中之后，从周围材料去除底部虚设栅极和顶部虚设栅极，使得具有所期望的T形剖面的中空空间被形成。在实施例中，在用所选择的栅极金属填充高k材料113的共形层之前，在空间的底表面和侧壁表面上形成高k材料113的共形层。所产生的栅极是单片结构，所述单片结构具有T形剖面，其尺寸被确定为给栅极111提供使性能最大化的栅极尺寸和栅极电阻。在操作中，通过对栅极111施加电压来使晶体管100导通，这使电流在源极105与漏极107之间的沟道中传导。在实施例中，栅极111具有单片T栅极结构，所述单片T栅极结构为传导提供减小的栅极电阻。此外，在实施例中，由于外延层103和极化层109的固有性质，在这两个层的界面处产生显著电荷。此电荷是在没有掺杂或施加电场的情况下产生的。结果，基于两种材料的性质，在源极105与漏极107之间提供具有低电阻的沟道。晶体管100的较低栅极电阻和沟道电阻影响对其RF性能重要的参数，诸如输入阻抗、速度和噪声。图2是根据实施例形成的具有带T栅极结构的栅极的晶体管200的图示。图2示出了衬底201、外延层203、源极区域205、源电极206、漏极区域207、漏电极208、极化层209、栅极211、高k材料213、绝缘体215和绝缘体217。参考图2，外延层203形成在作为晶体管200的最底层的衬底201上。源极区域205和漏极区域207形成在外延层203上。极化层209形成在外延层203上。栅极211形成在用高k材料213作内衬的沟槽中。栅极211的底部部本文档来自技高网...

【技术保护点】
1.一种晶体管，包括：/n在衬底上方的栅极的第一部分，所述第一部分具有第一宽度；以及/n在所述栅极的所述第一部分上方的所述栅极的第二部分，所述第二部分相对于所述栅极的所述第一部分居中并且所述第二部分具有大于所述第一宽度的第二宽度，其中所述栅极的所述第一部分和所述栅极的所述第二部分形成单个单片T栅极结构。/n

【技术特征摘要】
20180622 US 16/0163911.一种晶体管，包括：
在衬底上方的栅极的第一部分，所述第一部分具有第一宽度；以及
在所述栅极的所述第一部分上方的所述栅极的第二部分，所述第二部分相对于所述栅极的所述第一部分居中并且所述第二部分具有大于所述第一宽度的第二宽度，其中所述栅极的所述第一部分和所述栅极的所述第二部分形成单个单片T栅极结构。


2.根据权利要求1所述的晶体管，还包括氮化镓外延层。


3.根据权利要求1所述的晶体管，还包括极化层。


4.根据权利要求1、2或3所述的晶体管，其中所述T栅极结构被高k材料围绕。


5.根据权利要求2所述的晶体管，其中所述栅极的所述第一部分在所述氮化镓外延层上方。


6.根据权利要求3所述的晶体管，其中所述栅极的所述第一部分延伸到所述极化层的顶表面。


7.根据权利要求4所述的晶体管，其中绝缘体围绕所述T栅极结构和所述高k材料的顶部和侧面。


8.一种晶体管，包括：
在衬底上方的栅极的第一部分，所述第一部分具有第一宽度；
在所述栅极的所述第一部分上方的所述栅极的第二部分，所述第二部分具有大于所述第一宽度的第二宽度；以及
在所述栅极的所述第二部分上方的所述栅极的第三部分，所述第三部分具有小于所述第二宽度且与所述第一宽度相同的第三宽度。


9.根据权利要求8所述的晶体管，其中所述栅极的所述第三部分相对于所述第二部分居中。

【专利技术属性】
技术研发人员：M拉多萨夫耶维奇，邓汉威，S达斯古普塔，P费舍尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US