半导体器件及其制造方法技术

提供了一种半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括第一有源图案和第二有源图案；器件隔离层，所述器件隔离层填充所述第一有源图案与所述第二有源图案之间的第一沟槽，所述器件隔离层包括掺杂有氦的氧化硅层，所述器件隔离层的氦浓度高于所述第一有源图案和所述第二有源图案的氦浓度；以及栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉。

Semiconductor devices and manufacturing methods

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用通过引用的方式将于2018年6月22日在韩国知识产权局提交的名为“SemiconductorDeviceAndMethodOfFabricatingTheSame(半导体器件及其制造方法)”的韩国专利申请No.10-2018-0071961的全文结合于本申请中。
实施例涉及半导体器件及其制造方法。
技术介绍
半导体器件由于其小尺寸、多功能和/或低成本特性而成为电子工业中的重要元件。半导体器件可以是例如用于存储数据的存储器件、用于处理数据的逻辑器件以及包括存储器和逻辑元件两者的混合器件。
技术实现思路
实施例涉及一种半导体器件，包括：衬底，所述衬底包括第一有源图案和第二有源图案；器件隔离层，所述器件隔离层填充所述第一有源图案与所述第二有源图案之间的第一沟槽，所述器件隔离层包括掺杂有氦的氧化硅层，所述器件隔离层的氦浓度高于所述第一有源图案和所述第二有源图案的氦浓度；以及栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉。实施例还涉及一种半导体器件，包括：衬底；第一器件隔离层，所述第一器件隔离层位于所述衬底上，所述第一器件隔离层限定所述衬底的第一有源图案和第二有源图案；以及栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉。所述第一器件隔离层可以包括位于所述栅电极下方的第一部分和第二部分，所述第一部分可以介于所述第一有源图案与所述第二有源图案之间并覆盖所述第一有源图案的第一侧壁，所述第二部分可以覆盖所述第一有源图案的与所述第一侧壁相对的第二侧壁，并且所述第一部分的顶表面的水平高度可以不同于所述第二部分的顶表面的水平高度。实施例还涉及一种制造半导体器件的方法，包括：对衬底进行图案化，以形成有源图案；以及形成填充所述有源图案之间的沟槽的器件隔离层，所述器件隔离层的形成包括：在所述衬底上形成填充所述沟槽的初始绝缘层，执行第一离子注入工艺以将轻核素注入到所述初始绝缘层中，以及对所述初始绝缘层执行湿法退火工艺。所述第一离子注入工艺可以在100℃至600℃的温度下进行，并且所述轻核素可以包括选自包括氢、氦、碳、氮、氧、氩、氪和氙的组中的至少一种。附图说明通过参考附图详细描述示例实施例，特征对于本领域技术人员将变得显而易见，其中，图1示出了根据示例实施例的半导体器件的俯视图。图2A至2C分别示出了沿图1的线A-A’、B-B’和C-C’截取的截面图。图3、图5、图9、图11和图13示出了根据示例实施例的制造半导体器件的方法的俯视图。图4A、图6A、图10A、图12A和图14A分别示出了沿图3、图5、图9、图11和图13的线A-A’截取的截面图。图4B、图6B、图10B、图12B和图14B分别示出了沿图3、图5、图9、图11和图13的线B-B’截取的截面图。图10C、图12C和图14C分别示出了沿图9、图11和图13的线C-C’截取的截面图。图7A和图8A示出了沿图5的线A-A’截取的截面图，并被呈现来说明形成器件隔离层的工艺中的一些步骤。图7B和图8B示出了沿图5的线B-B’截取的截面图，并被呈现来说明形成器件隔离层的工艺中的一些步骤。图15示出了形成器件隔离层的方法的流程图。图16和图18示出了根据示例实施例的制造半导体器件的方法的俯视图。图17和图19A分别示出了沿图16和图18的线A-A’截取的截面图。图19B示出了沿图18的线B-B’截取的截面图。图20示出了根据示例实施例的半导体器件的俯视图。图21A至图21C分别示出了沿图20的线A-A’、B-B’和C-C’截取的截面图。图22、图24和图26示出了根据示例实施例的制造半导体器件的方法的俯视图。图23A、图25A和图27A分别示出了沿图22、图24和图26的线A-A’截取的截面图。图23B、图25B和图27B分别示出了沿图22、图24和图26的线B-B’截取的截面图。图27C示出了沿图26的线C-C’截取的截面图。图28示出了由热离子注入工艺引起的氧化物层的蚀刻速率的变化的曲线图。具体实施方式应当注意，附图旨在说明在某些示例性实施例中使用的方法、结构和/或材料的一般特性，以及对以下提供的书面描述进行补充。然而，附图不是按比例绘制的，并且可能不能精确地反映任何给定实施例的精确结构或性能特性，并且不应当被解释为限定或限制示例实施例所涵盖的值的范围或性质。例如，为了清楚起见，可以缩小或放大分子、层、区域和/或结构元件的相对厚度和定位。在各个附图中使用相似或相同的附图标记旨在指示存在相似或相同的元件或特征。图1是示出了根据示例实施例的半导体器件的俯视图。图2A至图2C分别是沿图1的线A-A’、B-B’和C-C’截取的截面图。参考图1和图2A至图2C，可以提供包括存储单元区域的衬底100。作为示例，可以在衬底100的存储单元区域上设置构成多个SRAM单元的多个存储单元晶体管。器件隔离层ST可以设置在衬底100上。器件隔离层ST可以形成为限定第一有源图案AP1和第二有源图案AP2。衬底100可以是半导体衬底(例如，硅、锗或硅锗)或化合物半导体衬底。器件隔离层ST可以由绝缘材料(例如，氧化硅)形成或者可以包括绝缘材料(例如，氧化硅)。第一有源图案AP1和第二有源图案AP2可以是衬底100的一部分。第一有源图案AP1和第二有源图案AP2可以彼此平行并且沿第二方向D2延伸。第一沟槽TR1可以限定在相邻的一对第一有源图案AP1之间。第二沟槽TR2可以被限定在彼此相邻的第一有源图案AP1与第二有源图案AP2之间。第二沟槽TR2的深度可以大于第一沟槽TR1的深度。第二沟槽TR2的底部水平高度可以低于第一沟槽TR1的底部水平高度。当沿第一方向D1测量时，第一沟槽TR1的上部可以具有第一宽度W1，第二沟槽TR2的上部可以具有第二宽度W2。第二宽度W2可以大于第一宽度W1。彼此相邻的第一有源图案AP1与第二有源图案AP2之间的距离可以大于相邻的一对第一有源图案AP1之间的距离。可以设置器件隔离层ST来填充第一沟槽TR1和第二沟槽TR2。第一有源图案AP1的上部和第二有源图案AP2的上部可以在垂直方向上延伸，从而具有相对于器件隔离层ST突出的形状。第一有源图案AP1的上部和第二有源图案AP2的上部均可以是在器件隔离层ST上方垂直突出的鳍形结构。器件隔离层ST还可以包含具有相对小的原子量的材料。例如，器件隔离层ST可以包含选自包括H、He、C、N、Ar、Kr和Xe的组中的至少一种轻核素(lightspecies)。器件隔离层ST可以包含轻核素作为掺杂剂轻核素。器件隔离层ST中的轻核素的浓度(例如原子百分比)可以高于第一有源图案AP1和第二有源图案AP2中的轻核素的浓度。作为示例，器件隔离层ST可以包含氦(He)。器件隔离层ST的氦浓度可以大于第一有源图案本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n衬底，所述衬底包括第一有源图案和第二有源图案；/n器件隔离层，所述器件隔离层填充所述第一有源图案与所述第二有源图案之间的第一沟槽，所述器件隔离层包括掺杂有氦的氧化硅层，所述器件隔离层的氦浓度高于所述第一有源图案和所述第二有源图案的氦浓度；以及/n栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉。/n

【技术特征摘要】
20180622 KR 10-2018-00719611.一种半导体器件，包括：
衬底，所述衬底包括第一有源图案和第二有源图案；
器件隔离层，所述器件隔离层填充所述第一有源图案与所述第二有源图案之间的第一沟槽，所述器件隔离层包括掺杂有氦的氧化硅层，所述器件隔离层的氦浓度高于所述第一有源图案和所述第二有源图案的氦浓度；以及
栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉。


2.根据权利要求1所述的器件，其中，
所述衬底还包括第三有源图案，
所述第二有源图案位于所述第一有源图案与所述第三有源图案之间，
所述器件隔离层填充所述第二有源图案与所述第三有源图案之间的第二沟槽，并且
所述第二沟槽的上部宽度大于所述第一沟槽的上部宽度。


3.根据权利要求2所述的器件，其中，所述第二沟槽的深度大于所述第一沟槽的深度。


4.根据权利要求2所述的器件，其中，
所述第一有源图案和所述第二有源图案均包括具有第一导电类型的源极/漏极图案，并且
所述第三有源图案包括具有不同于所述第一导电类型的第二导电类型的源极/漏极图案。


5.一种半导体器件，包括：
衬底；
第一器件隔离层，所述第一器件隔离层位于所述衬底上，所述第一器件隔离层限定所述衬底的第一有源图案和第二有源图案；以及
栅电极，所述栅电极与所述第一有源图案和所述第二有源图案交叉，其中，
所述第一器件隔离层包括位于所述栅电极下方的第一部分和第二部分，
所述第一部分介于所述第一有源图案与所述第二有源图案之间并覆盖所述第一有源图案的第一侧壁，
所述第二部分覆盖所述第一有源图案的与所述第一侧壁相对的第二侧壁，并且
所述第一部分的顶表面的水平高度不同于所述第二部分的顶表面的水平高度。


6.根据权利要求5所述的器件，其中，所述第一部分的顶表面的水平高度高于所述第二部分的顶表面的水平高度。


7.根据权利要求5所述的器件，其中，
所述第一有源图案的上部和所述第二有源图案的上部均在垂直方向上延伸，从而具有相对于所述第一器件隔离层突出的形状，并且
所述第一有源图案距所述第二部分的顶表面的高度大于所述第一有源图案距所述第一部分的顶表面的高度。


8.根据权利要求5所述的器件，其中，
所述衬底包括PMOSFET区域和NMOSFET区域，
所述PMOSFET区域和所述NMOSFET区域上均设有所述第一有源图案和所述第二有源图案，
所述第一部分填充所述第一有源区和所述第二有源区之间的第一沟槽，并且
所述器件还包括：
第二器件隔离层，所述第二器件隔离层填充所述PMOSFET区域与所述NMOSFET区域之间的第二沟槽，所述第一部分的顶表面的水平高度高于所述第二器件隔离层的顶表面的水平高度。


9.根据权利要求8所述的器件，其中，所述第二沟槽比所述第一沟槽深。


10.根据...

【专利技术属性】
技术研发人员：崔庆寅，宋炫彻，金善政，金泰坤，郑圣勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR