半导体工艺方法技术

本发明专利技术实施例一般而言涉及例如在高深宽比沟槽中形成一结构。在一实施例中，提供一种半导体工艺方法。此方法包括在一基板上形成多个鳍片。鳍片的侧壁和鳍片的侧壁之间的一底表面在鳍片之间界定一沟槽。此方法包括在鳍片之上形成一栅极结构。栅极结构具有一侧壁，侧壁中形成有一缺陷区。此方法包括形成一填充层以填充栅极结构的侧壁中的缺陷区。

Semiconductor process

【技术实现步骤摘要】
半导体工艺方法
本专利技术实施例涉及半导体工艺方法，特别涉及图案化层中填充缺陷的半导体工艺方法。
技术介绍
随着半导体产业逐步发展为纳米技术工艺节点，以追求更高的装置密度、更高的性能和更低的成本，制造和设计问题的挑战已造成三维设计的发展，例如鳍式场效晶体管(FinFieldEffectTransistor,FinFET)。FinFET装置通常包括具有高深宽比(aspectratios)的半导体鳍片，且于半导体鳍片中形成沟槽和源极/漏极区。利用增加的沟槽表面积的优势，在鳍片结构的侧面之上并沿着鳍片结构的侧面形成栅极(例如，包覆(wrapping)鳍片结构的侧面)，以产生更快、更可靠和更好控制的半导体晶体管装置。然而，随着尺寸的减小，将薄膜沉积在具有小尺寸的高深宽比沟槽中具有挑战性。
技术实现思路
本专利技术的一实施例提供一种半导体工艺方法。此方法包括在一基板上形成多个鳍片。鳍片的侧壁和鳍片的侧壁之间的一底表面在鳍片之间界定一沟槽。此方法包括在鳍片之上形成一栅极结构。栅极结构具有一侧壁，侧壁具有一缺陷区形成于侧壁中。此方法包括形成一填充层，以在栅极结构的侧壁中填充缺陷区。本专利技术的一实施例提供一种半导体工艺方法。此方法包括进行一顺应性沉积工艺，以在一底表面之上并沿着一基板的一部件的侧壁表面形成一薄膜，以用薄膜填充此部件。此方法包括图案化薄膜，以形成具有一侧壁的一结构。结构的侧壁具有位于侧壁中的一缺陷区。此方法包括在结构的侧壁上进行一处理工艺。此方法包括沿着结构的侧壁形成一填充层，以填充缺陷区。此方法包括从结构的侧壁蚀刻填充层。填充层的一部分在蚀刻后保留于缺陷区中。本专利技术的一实施例提供一种半导体工艺方法。此方法包括在一基板上形成多个鳍片。鳍片的侧壁和鳍片的侧壁之间的一底表面在鳍片之间界定一沟槽。此方法包括在沟槽中沉积一硅栅极层。硅栅极层通过从鳍片的侧壁横向成长而合并。硅栅极层包括形成于硅栅极层中的一或多个缝隙和/或孔洞。此方法包括图案化硅栅极层，以在鳍片之上形成一虚设栅极结构。虚设栅极结构具有一顶表面和侧壁，侧壁上暴露有一些此一或多个缝隙和/或孔洞。此方法包括对虚设栅极结构的侧壁和顶表面以及此些一或多个缝隙和/或孔洞的表面以氢进行处理。此方法包括沿着虚设栅极结构的侧壁和顶表面沉积一硅层。此沉积填充此些一或多个缝隙和/或孔洞。此方法包括进行一蚀刻工艺，以从虚设栅极结构的侧壁和顶表面移除硅层。在进行蚀刻工艺后，硅层的各个部分保留在此些一或多个缝隙和/或孔洞中。附图说明通过以下的详述配合附图，我们能更加理解本专利技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，这些部件的尺寸可能被任意地增加或减少。图1显示根据一些实施例用于制造半导体装置结构的范例方法的工艺流程。图2、图3、图4A、图4B、图5A-图5D、图6A-图6C、图7A-图7C、图8A-图8C、图9A-图9C和图10A-图10C图显示范例性半导体装置结构的各种示意性三维和剖面视图，其对应于根据一些实施例的各种制造阶段。其中，附图标记说明如下：100工艺流程102-118操作200半导体装置结构202半导体基板204鳍片206沟槽208隔离区310界面介电层412虚设栅极层414缝隙和/或孔洞516掩膜518虚设栅极结构619处理工艺720、823填充层922源极/漏极区924栅极间隔物1026接触蚀刻停止层1028第一层间介电层1030a、1030b替换栅极结构1032界面介电层1034栅极介电层1036顺应性层1038栅极导电填充材料1040第二层间介电层1042硅化物区1044阻隔层1046导电材料A-A、B-B、C-C剖面具体实施方式以下提供许多不同的实施例与范例，例如用于实施所提供技术主题的不同部件。组件和配置的具体范例描述如下，以简化本专利技术实施例。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，以下叙述中提及第一部件形成于第二部件之上或上方，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本专利技术实施例在各种范例中可能重复参考数字及/或字母。此重复是以简化和清楚为目的，并非在讨论的各种实施例及/或组态之间指定其关系。再者，空间上相关的用语，例如“在…之下”、“在…下方”、“下方的”、“在…上方”、“上方的”和其他类似的用语可用于此，使得描述附图中所示的一元件或部件与其他元件或部件之间的关系更容易。此空间上相关的用语意欲包含除附图中描绘的定位外，使用或操作中的装置的不同定位。设备可以其他方式定位(旋转90度或其他定位)，且在此使用的空间相关描述可同样依此解读。在此描述的实施例涉及在半导体工艺中填充一沉积薄膜或层中的一缺陷区(例如，一孔洞(void)或一缝隙(seam))。在此具体描述的实施例是在形成虚设栅极结构的背景下。可以使用例如一循环沉积-蚀刻工艺来沉积一虚设栅极层。在沉积虚设栅极层后，可在沉积的虚设栅极层上进行图案化工艺。可在虚设栅极结构的表面上进行一处理工艺。在处理后，可在虚设栅极层上进行沉积和蚀刻工艺。沉积和蚀刻工艺可填充或消除在图案化的虚设栅极层中的孔洞或缝隙。图1显示根据一些实施例用于制造一半导体装置结构200的范例方法的一工艺流程100。第2至10C图为半导体装置结构200的一部分的示意性三维和剖面视图，其对应于根据一些实施例中，根据图1的流程图的各种制造阶段。须注意的是，工艺流程100可用于形成在此未呈现的任何其他半导体结构。本专利技术所属
中技术人员应理解，用于形成一半导体装置和相关结构的完整工艺未在附图中显示或在此描述。尽管在附图中显示或在此描述各种操作，但并非意味着限制关于这些步骤的顺序或是否存在中间步骤。除非明确指示，否则被描述为顺序的操作仅为了对其进行解释目的而这样做，而不排除各个步骤如果不是完全地，至少部分地实际上以同时或重叠的方式实际进行的可能性。工艺流程100始于操作102，并且进一步参考图2，始于提供半导体装置结构200。半导体装置结构200具有形成在半导体基板202上的鳍片204。半导体基板202可为或可包括体一主体半导体基板、绝缘体上半导体(semiconductor-on-insulator,SOI)基板等，其可为掺杂的(例如，具有p型或n型掺杂剂)或未掺杂的。在一些实施例中，半导体基板202的半导体材料可包括：元素半导体，此元素半导体包括硅(Si)或锗(Ge)；化合物半导体；合金半导体；或其组合。每个鳍片204提供将要形成一或多个装置的主动区。使用在半导体基板202上进行的合适工艺来制造鳍片204，包括掩膜、光刻和/或蚀刻工艺，以在半导体基板20本文档来自技高网...

【技术保护点】
1.一种半导体工艺方法，所述方法包括：/n在一基板上形成多个鳍片，所述鳍片的侧壁和所述鳍片的侧壁之间的一底表面在所述鳍片之间界定一沟槽；/n在所述鳍片之上形成一栅极结构，所述栅极结构具有一侧壁，所述侧壁具有一缺陷区形成于所述侧壁中；以及/n形成一填充层，以在所述栅极结构的侧壁中填充所述缺陷区。/n

【技术特征摘要】
20180625 US 16/017,1531.一种半导体工艺方法，所述方法包括：
在一基板上形成多个鳍片，所述鳍片的侧壁和所述鳍片的侧壁之间的一...

【专利技术属性】
技术研发人员：张家敖，余德伟，陈建豪，卢永诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;TW