用于使射频电路中的信号失真最小化的方法技术

本发明专利技术涉及一种用于使在涂覆有电绝缘层(2,2b)的半导体衬底(1)上形成的射频电路(L)中传播的射频信号的谐波失真和/或互调失真最小化的方法，其中，表示所述失真随着输入或输出信号的功率而变化的曲线在给定功率(P

A method for minimizing signal distortion in RF circuits

【技术实现步骤摘要】
【国外来华专利技术】用于使射频电路中的信号失真最小化的方法
本专利技术涉及一种用于使射频电路中的信号的谐波失真和/或互调失真最小化的方法。
技术介绍
在半导体衬底上形成的射频(RF)电路受到形成所述衬底的材料的非线性的影响。这种非线性使衬底的材料与射频电路内传输的信号之间产生相互作用，这种相互作用反映在谐波失真和/或互调失真(IMD)中。为了射频电路的最佳性能，因此需要使衬底的线性最大化。在这方面，电信领域中的后续标准越来越严格。在射频应用中，已知使用绝缘体上硅(SOI)型的衬底，该衬底从其表面到其基底包括例如由硅制成的导电薄层、电绝缘层和具有高电阻率的硅载体衬底。在本文中，“高电阻率”应理解为意指电阻率大于500Ω.cm，优选大于1000Ω.cm或甚至更大。因此，图1A示出了在SOI上形成的射频电路的立体图，该SOI的载体衬底是具有高电阻率的硅衬底1。所述衬底涂覆有例如由氧化硅(SiO2)制成的电绝缘层2。用于传导信号的金属线L形成在电绝缘层2上。位于电绝缘层2上的SOI的半导体薄层已至少局部地被去除以便沉积线L，因此在图1A或下文所述的图1B和1C中不可见。然而，这种衬底的线性对某些应用而言仍然过于受限。此外，已经开发了具有位于电绝缘层下方的电荷阱层的SOI衬底。在射频应用领域中，通常使用术语“富阱(traprich)”来指代这些衬底。因此，图1B示出了射频电路的立体图，该射频电路依次包括具有高电阻率的硅衬底1、多晶硅层3、例如由氧化硅制成的电绝缘层2以及用于传导信号的金属线L。多晶硅层3通过晶界的存在来发挥电荷捕获功能，在该晶界处能够捕获存在于电绝缘层下方的电荷。图1C示出了具有所谓的“双BOX”(或“双隐埋氧化物”)结构的射频电路的立体图，也就是说，该射频电路依次包括具有高电阻率的硅衬底1、第一电绝缘层2a(例如由氧化硅制成)、多晶硅层3、第二电绝缘层2b(例如由氧化硅制成)以及用于传导信号的金属线L。尽管“富阱”型衬底在射频应用中取得良好的结果，但在电路性能方面增加了要求，使得有必要开发用于使寄生谐波的产生最小化的附加装置。
技术实现思路
因此，本专利技术的一个目的是设计一种用于控制射频电路的方法，所述方法使得能够减少由其上形成有所述电路的衬底的非线性引起的谐波失真和/或互调失真。为此，本专利技术提出了一种用于使在涂覆有电绝缘层的半导体衬底上形成的射频电路中传播的射频信号的谐波失真和/或互调失真最小化的方法，其中，表示所述失真随着输入或输出信号的功率而变化的曲线在给定功率周围显示出波谷，所述方法的特征在于，其包括在所述射频电路和所述半导体衬底之间施加电势差，所述电势差被选择为使所述波谷朝向所述射频电路的给定工作功率移动。特别有利地，选择所述电势差以符合以下方程：Vpk＝|VGB-VFB|，其中，Vpk是所述射频信号的峰值电压，并且VFB是金属(所述射频电路的半导体线)-绝缘体-半导体结构的平带电压。根据一个实施方式，所述半导体衬底的电阻率大于500Ω.cm。根据一个实施方式，将多晶硅层设置在所述半导体衬底和所述电绝缘层之间。可选地，可将附加的电绝缘层设置在所述半导体衬底和所述多晶硅层之间。根据一个实施方式，所述半导体衬底由硅制成。根据本专利技术的一个实施方式，所述方法包括：根据所述射频电路的工作功率来调节施加在所述半导体衬底和所述射频电路之间的电势差。有利地，所述方法还可以包括：测量所述射频电路的温度，并且根据所测量的温度来调节施加在所述半导体衬底和所述射频电路之间的电势差。表示信号失真的曲线通常是输入信号或输出信号的二次或三次谐波的产生水平随着输入信号的功率或输出信号的基波分量而变化的曲线。本专利技术的另一主题涉及一种射频设备，其中，能够使这种谐波和/或互调失真最小化。所述设备包括：-在涂覆有电绝缘层的半导体衬底上形成的射频电路，-电连接到所述半导体衬底的触点，-在所述触点和所述射频电路之间施加电势差的装置，所述设备的特征在于，所述施加装置被配置为施加所述电势差，所述电势差被选择为使曲线中在给定功率周围的波谷朝向所述射频电路的给定工作功率移动，所述曲线是表示在所述电路中传播的射频信号的谐波失真和/或互调失真随着输入或输出信号的功率而变化的曲线。根据一个实施方式，所述施加电势差的装置包括电压发生器和电压控制模块，所述电压控制模块被配置为根据所述射频电路的工作功率来调节所述发生器的电压。根据一个实施方式，所述半导体衬底的电阻率大于500Ω.cm。根据一个实施方式，将多晶硅层设置在所述半导体衬底和所述电绝缘层之间。可选地，将附加的电绝缘层设置在所述半导体衬底和所述多晶硅层之间。根据一个实施方式，所述半导体衬底由硅制成。所述设备还可以包括温度传感器，所述温度传感器耦接至所述施加电势差的装置，所述装置被配置为根据由所述传感器测量的温度来调节所述电势差。附图说明将参考附图由下面的详细描述得出本专利技术的其他优点和特征，其中：-图1A是在具有高电阻率的SOI衬底上形成的射频电路的立体图；-图1B是在“富阱”型SOI衬底上形成的射频电路的立体图；-图1C是在“双BOX”型“富阱”SOI上形成的射频电路的立体图；-图2显示在衬底和射频电路之间施加各种电势差的情况下，对于具有标准电阻率的硅衬底，三次谐波的产生水平(以dBm计)随着输出信号的一次谐波的水平(以dBm计)而变化的曲线；-图3显示对于具有高电阻率硅载体衬底的“富阱”SOI衬底，二次谐波的产生水平(以dBm计)随着输入信号的一次谐波的水平(以dBm计)而变化的曲线；-图4显示在半导体衬底和射频电路之间施加电压以获得金属-绝缘体-半导体结构的平带电压随着信号峰值电压而变化的各种构型；-图5显示性能优化的原理，性能优化通过随着一次谐波的水平调节二次谐波的产生水平的波谷位置而获得；-图6显示在半导体衬底和射频电路之间施加各种电势差的情况下，对于具有高电阻率硅载体衬底的SOI衬底，二次谐波的产生水平(以dBm计)随着输出信号的一次谐波的水平(以dBm计)而变化的曲线；-图7A和7B显示对于“富阱”SOI衬底，二次谐波的产生水平随着一次谐波的水平而变化的曲线，所述“富阱”SOI衬底在电绝缘层下方具有多晶硅层，所述多晶硅层的厚度在60℃和90℃的温度下分别为0.4μm和1.7μm；-图8A至8C示出分别应用于具有高电阻率硅载体衬底的SOI衬底、“富阱”SOI衬底以及“富阱双BOX”SOI衬底的本专利技术的实施方式。为了使附图清晰易懂，形成衬底的各个层不必按比例显示。具体实施方式本专利技术基于以下观察，对于输入信号的一定功率，某些涂覆有电绝缘层的半导体衬底的谐波的产生水平或互调水平局部下降。在本文中，术语“谐波的产生水平”应理解为是指在射频电路的输出本文档来自技高网...

【技术保护点】
1.一种用于使在涂覆有电绝缘层(2,2b)的半导体衬底(1)上形成的射频电路(L)中传播的射频信号的谐波失真和/或互调失真最小化的方法，其中，表示所述失真随着输入或输出信号的功率而变化的曲线在给定功率(P

【技术特征摘要】
【国外来华专利技术】20170523 FR 17545671.一种用于使在涂覆有电绝缘层(2,2b)的半导体衬底(1)上形成的射频电路(L)中传播的射频信号的谐波失真和/或互调失真最小化的方法，其中，表示所述失真随着输入或输出信号的功率而变化的曲线在给定功率(PDip)周围显示出波谷，
所述方法的特征在于，其包括在所述射频电路(L)和所述半导体衬底(1)之间施加电势差(VGB)，所述电势差被选择为使所述波谷朝向所述射频电路的给定工作功率移动。


2.如权利要求1所述的方法，其中，所述电势差(VGB)被选择为符合以下方程：Vpk＝|VGB-VFB|，其中，Vpk是所述射频信号的峰值电压，并且VFB是平带电压。


3.如权利要求1或2所述的方法，其中，所述半导体衬底(1)的电阻率大于500Ω.cm。


4.如权利要求3所述的方法，其中，将多晶硅层(3)设置在所述半导体衬底(1)与所述电绝缘层(2,2b)之间。


5.如权利要求4所述的方法，其中，将附加的电绝缘层(2a)设置在所述半导体衬底(1)与所述多晶硅层(3)之间。


6.如权利要求1至5中的任一项所述的方法，其中，所述半导体衬底(1)由硅制成。


7.如权利要求1至6中的任一项所述的方法，其包括：根据所述射频电路的工作功率来调节施加在所述半导体衬底(1)和所述射频电路之间的电势差(VGB)。


8.如权利要求1至7中的任一项所述的方法，其还包括：测量所述射频电路的温度，并且根据所测量的温度来调节施加在所述半导体衬底(1)和所述射频电路之间的电势差(VGB)。


9.如权利要求1至8中的任...

【专利技术属性】
技术研发人员：M·波卡特，佛雷德里克·阿利伯特，E·德斯博内特，JP·拉斯金，M·莱克，
申请(专利权)人：索泰克公司，
类型：发明
国别省市：法国;FR