半导体基板和包括该半导体基板的显示面板制造技术

公开了半导体基板和包括该半导体基板的显示面板。半导体基板包括：在基板上的彼此间隔开的至少一对第一电极；掩埋图案，在第一电极之间并且围绕每个第一电极的侧表面；电介质图案，在掩埋图案与每个第一电极之间；和在基板上并且连接到相应的第一电极的多个晶体管。掩埋图案包括导电材料。

【技术实现步骤摘要】
半导体基板和包括该半导体基板的显示面板
本专利技术构思的示例实施方式涉及半导体基板和/或包括该半导体基板的显示面板。
技术介绍
随着半导体技术的快速发展，诸如计算机的各种电子产品已经缩小尺寸，因此，需要减小显示器件的尺寸。微显示器可以是具有通常小于2英寸对角线的屏幕尺寸的小显示器，并且由于小的屏幕尺寸，可以使用光学系统来放大该屏幕尺寸。反射微显示器之一的硅上液晶(LCOS)显示器被配置成使得液晶单元形成在包括用于控制每个像素的互补金属氧化物半导体(CMOS)电路的半导体基板上，这与传统的液体显示器不同。在这种情况下，每个像素的组件与开关电路可以高度地集成在半导体基板上，因此LCOS显示器具有实现约1英寸的小尺寸和等于或大于扩展图形阵列(XGA)的高分辨率的优点。自发光微显示器之一的硅上有机发光二极管(OLEDOS)显示器被配置为使得阳极电极、有机发光层和阴极电极形成在包括用于控制每个像素的互补金属氧化物半导体(CMOS)电路的半导体基板上。
技术实现思路
本专利技术构思的一些示例实施方式提供一种用于显示面板的具有改善的平坦度的半导体基板。本专利技术构思的一些示例实施方式提供一种具有减少的或者(替代地，最小化)缺陷的显示面板。根据本专利技术构思的一些示例实施方式，一种半导体基板可以包括：在基板上的彼此间隔开的至少两个第一电极；掩埋图案，在所述至少两个第一电极之间使得掩埋图案围绕所述至少两个第一电极中的每一个的侧表面，掩埋图案包括导电材料；电介质图案，在掩埋图案与所述至少两个第一电极中的每一个之间；和在基板上的多个晶体管，所述多个晶体管连接到所述至少两个第一电极中的相应的第一电极。根据本专利技术构思的一些示例实施方式，一种半导体基板可以包括：多个第一电极，在基板上在第一方向和第二方向上彼此间隔开，第一方向和第二方向平行于基板的顶表面并相互交叉；掩埋图案，填充多个第一电极之间的间隙的一部分，使得掩埋图案围绕多个第一电极中的每一个的侧表面，掩埋图案包括导电材料；和电介质图案，填充间隙的剩余部分，使得电介质图案插置在掩埋图案与多个第一电极中的每一个的侧表面之间。根据本专利技术构思的一些示例实施方式，一种显示面板可以包括：在基板上的彼此间隔开的至少两个第一电极；在至少两个第一电极之间的掩埋图案，掩埋图案包括导电材料；在掩埋图案与至少两个第一电极中的每一个之间的电介质图案；第二电极，覆盖所述至少两个第一电极、掩埋图案和电介质图案；和在第二电极与至少两个第一电极、掩埋图案和电介质图案中的每一个之间的液晶层。附图说明图1示出显示了根据本专利技术构思的一些示例实施方式的用于显示面板的半导体基板的平面图。图2示出沿图1的线I-I'和II-II'截取的截面图。图3示出显示了图2的部分A的放大图。图4至图11示出沿图1的线I-I'和II-II'截取的截面图，显示了根据本专利技术构思的一些示例实施方式的制造用于显示面板的半导体基板的方法。图12示出图11的部分B的放大图。图13示出根据本专利技术构思的一些示例实施方式的包括半导体基板的显示面板的平面图。图14示出沿图13的线I-I'截取的截面图，显示了根据本专利技术构思的一些示例实施方式的包括半导体基板的显示面板的一示例。图15示出沿图13的线I-I'截取的截面图，显示了根据本专利技术构思的一些示例实施方式的包括半导体基板的显示面板的一示例。具体实施方式以下将参考附图详细描述本专利技术构思的一些示例实施方式。图1示出根据本专利技术构思的一些示例实施方式的用于显示面板的半导体基板的平面图。图2示出沿图1中的线I-I'和II-II'截取的截面图。图3示出显示了图2的部分A的放大图。参考图1和图2，晶体管50可以设置在基板100上。基板100可以是或包括硅基板、锗基板或绝缘体上硅(SOI)基板。基板100可以是例如单晶硅基板。晶体管50可以是或包括金属氧化物半导体场效应晶体管(MOSFET)。例如，每个晶体管50可以包括在基板100上的栅电极10、在栅电极10和基板100之间的栅极电介质图案20、以及在栅电极10的相对侧上的源极/漏极区30和40。源极/漏极区30和40可以是在栅电极10的相对侧上形成在基板100中的杂质掺杂区。例如，栅电极10可以包括掺杂半导体、导电金属氮化物(例如，钛氮化物或钽氮化物)和金属(例如，铝或钨)中的一种或更多种，栅极电介质图案20可以包括硅氧化物。源极/漏极区30和40可以具有与基板100的导电率不同的导电率。源极/漏极区30和40可以包括N型杂质(例如，磷(P)或砷(As))或P型杂质(例如，硼(B))。下层间电介质层110可以设置在基板100上，覆盖晶体管50。下层间电介质层110可以包括氧化物层、氮化物层和氧氮化物层中的一种或更多种。下层间电介质层110中可以设置有下导电接触120，该下导电接触120连接到晶体管50的相应的源极/漏极区30和40。下导电接触120可包括导电材料。线图案130可以设置在下层间电介质层110上。每个下导电接触120可以连接到线图案130中的相应一个。每个晶体管50的源极/漏极区30和40中的一个可以通过联接到源极/漏极区30和40中的所述一个(例如，源极区30)的下导电接触120连接到线图案130中的相应一个。每个晶体管50的源极/漏极区30和40中的另一个可以通过联接到源极/漏极区30和40中的所述另一个(例如，漏极区40)的下导电接触120连接到线图案130中的相应一个。线图案130可以包括例如金属。虽然未示出，但是可以在下层间电介质层110和线图案130之间设置额外的线图案。在这种情况下，每个下导电接触120可以通过一个或更多个相应的附加线图案电连接到线图案130中的相应一个。附加线图案可以包括例如金属。上层间电介质层140可以设置在下层间电介质层110上，覆盖线图案130。上层间电介质层140可以包括氧化物层、氮化物层和氧氮化物层中的一种或更多种。第一电极160可以设置在上层间电介质层140上。第一电极160可以在上层间电介质层140上彼此水平地间隔开。例如，第一电极160可以在平行于基板100的顶表面100U并且彼此交叉的第一方向D1和第二方向D2上彼此间隔开。每个第一电极160可以具有在第一方向D1上的第一宽度W1和在第二方向D2上的第二宽度W2。一对第一电极160可以在第一方向D1上以小于第一宽度W1的第一距离d1彼此直接相邻。一对第一电极160可以在第二方向D2上以小于第二宽度W2的第二距离d2彼此直接相邻。第一电极160可以包括金属，诸如铝(Al)和/或钛(Ti)。每个第一电极160可以通过上导电接触150连接到线图案130中的相应一个。上导电接触150可以设置在上层间电介质层140中，并且可以穿透上层间电介质层140并且与相应的线图案130连接。上导电接触150可以包括导电材料。每个第一电极160可以通过上导电接触150、线图案130和下导电接触120连接到晶体管50中的相应一个的本文档来自技高网...

【技术保护点】
1.一种半导体基板，包括：/n在基板上的彼此间隔开的至少两个第一电极；/n掩埋图案，在所述至少两个第一电极之间，使得所述掩埋图案围绕所述至少两个第一电极中的每一个的侧表面，所述掩埋图案包括导电材料；/n电介质图案，在所述掩埋图案与所述至少两个第一电极中的每一个之间；和/n在所述基板上的多个晶体管，所述多个晶体管连接到所述至少两个第一电极中的相应的第一电极。/n

【技术特征摘要】
20180528 KR 10-2018-00600711.一种半导体基板，包括：
在基板上的彼此间隔开的至少两个第一电极；
掩埋图案，在所述至少两个第一电极之间，使得所述掩埋图案围绕所述至少两个第一电极中的每一个的侧表面，所述掩埋图案包括导电材料；
电介质图案，在所述掩埋图案与所述至少两个第一电极中的每一个之间；和
在所述基板上的多个晶体管，所述多个晶体管连接到所述至少两个第一电极中的相应的第一电极。


2.根据权利要求1所述的半导体基板，其中
所述电介质图案围绕所述至少两个第一电极中的每一个的所述侧表面，以及
所述掩埋图案与所述至少两个第一电极中的每一个的所述侧表面间隔开，其中所述电介质图案在所述掩埋图案与所述至少两个第一电极中的每一个之间。


3.根据权利要求2所述的半导体基板，还包括：
在所述基板上的层间电介质层，使得所述层间电介质层覆盖所述多个晶体管，其中
所述至少两个第一电极、所述掩埋图案和所述电介质图案在所述层间电介质层上，以及
所述电介质图案在所述掩埋图案和所述层间电介质层之间延伸。


4.根据权利要求1所述的半导体基板，其中所述掩埋图案包括金属。


5.根据权利要求1所述的半导体基板，其中所述多个晶体管中的每一个包括：
在所述基板上的栅电极；和
在所述栅电极的第一侧在所述基板上的源极区和在所述栅电极的第二侧在所述基板上的漏极区，其中
所述至少两个第一电极中的每一个连接到所述多个晶体管中的相应一个的漏极区。


6.根据权利要求1所述的半导体基板，其中所述掩埋图案的顶表面的高度大于所述至少两个第一电极的顶表面的高度。


7.根据权利要求1所述的半导体基板，其中所述掩埋图案的顶表面的高度大于所述电介质图案的顶表面的高度。


8.一种半导体基板，包括：
多个第一电极，在基板上沿第一方向和第二方向彼此间隔开，所述第一方向和所述第二方向平行于所述基板的顶表面并相互交叉；
掩埋图案，填充所述多个第一电极之间的间隙的一部分，使得所述掩埋图案围绕所述多个第一电极中的每一个的侧表面，所述掩埋图案包括导电材料；和
电介质图案，填充所述间隙的剩余部分，使得所述电介质图案插置在所述掩埋图案与所述多个第一电极中的每一个的所述侧表面之间。


9.根据权利要求8所述的半导体基板，其中所述多个第一电极和所述掩埋图案包括金属。


10.根据权利要求8所述的半导体基板，其中所述电介质图案在所述掩埋图案与所...

【专利技术属性】
技术研发人员：金明寿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR