存储器单元的竖向延伸串的阵列及形成存储器阵列的方法技术

一种存储器单元的竖向延伸串的阵列包括交替的绝缘层级与字线层级的垂直堆叠。所述字线层级具有对应于控制栅极区域的终端。个别存储器单元的电荷存储材料沿着所述字线层级的所述控制栅极区域中的个别者竖向延伸且并不沿着所述绝缘层级竖向延伸。所述个别存储器单元的电荷阻挡区域横向沿着所述字线层级的所述个别控制栅极区域竖向延伸，通过所述电荷阻挡区域阻挡所述个别控制栅极区域与所述电荷存储材料之间的电荷迁移。沟道材料沿着所述堆叠竖向延伸且通过绝缘电荷通路材料与所述电荷存储材料横向间隔开。存储器单元的所述竖向延伸串中的个别者的所有所述电荷存储材料从存储器单元的所述个别竖向延伸串的所有所述绝缘电荷通路材料横向向外。本发明专利技术揭示包含方法实施例的其它实施例。

Array of vertical extended strings of memory cells and method of forming memory array

【技术实现步骤摘要】
【国外来华专利技术】存储器单元的竖向延伸串的阵列及形成存储器阵列的方法
本文中所揭示的实施例涉及存储器单元的竖向延伸串的阵列且涉及形成存储器阵列的方法。
技术介绍
存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。举例来说，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置越来越普遍在固态驱动器中利用快闪存储器来代替常规硬驱动器。作为又一实例，快闪存储器在无线电子装置中较受欢迎，这是因为其使得制造商能够在新的通信协议成为标准化时支持所述新的通信协议，且能够提供使装置远程更新以增强特征的能力。NAND可为集成式快闪存储器的基本架构。NAND单元单位包括串联耦合到存储器单元的串联组合(其中串联组合通常称作NAND串)的至少一个选择装置。NAND架构可配置成包括垂直堆叠式存储器单元的三维布置。期望开发经改进NAND架构。附图说明图1是具有实例性NAND存储器阵列的区域的实例性集成式结构的图解性横截面侧视图。图2是根据本专利技术的实施例的过程中的衬底构造的图解性横截面图。图3是处于在由图2所展示的处理步骤之后的处理步骤处的图2构造的视图。图4是处于在由图3所展示的处理步骤之后的处理步骤处的图3构造的视图。图5是处于在由图4所展示的处理步骤之后的处理步骤处的图4构造的视图。图6是处于在由图5所展示的处理步骤之后的处理步骤处的图5构造的视图。图7是处于在由图6所展示的处理步骤之后的处理步骤处的图6构造的特定材料的图解性放大图。图8是处于在由图7所展示的处理步骤之后的处理步骤处的图7构造的视图。图9是处于在由图8所展示的处理步骤之后的处理步骤处的图6构造的视图。图10是处于在由图9所展示的处理步骤之后的处理步骤处的图9构造的视图。图11是处于在由图10所展示的处理步骤之后的处理步骤处的图10构造的视图。图12是具有实例性NAND存储器阵列的区域的实例性集成式结构的图解性横截面侧视图。图13是具有实例性NAND存储器阵列的区域的实例性集成式结构的图解性横截面侧视图。图14是具有实例性NAND存储器阵列的区域的实例性集成式结构的图解性横截面侧视图。图15是具有实例性NAND存储器阵列的区域的实例性集成式结构的图解性横截面侧视图。图16是具有实例性NAND存储器阵列的区域的实例性集成式结构的图解性横截面侧视图。图17是根据本专利技术的实施例的过程中的衬底构造的图解性横截面图。图18是处于在由图17所展示的处理步骤之后的处理步骤处的图17构造的视图。图19是处于在由图18所展示的处理步骤之后的处理步骤处的图18构造的特定材料的图解性放大图。图20是处于在由图19所展示的处理步骤之后的处理步骤处的图19构造的视图。图21是处于在由图20所展示的处理步骤之后的处理步骤处的图18构造的视图。图22是处于在由图21所展示的处理步骤之后的处理步骤处的图21构造的视图。具体实施方式NAND存储器单元的操作可包括在沟道材料与电荷存储材料之间移动电荷。举例来说，NAND存储器单元的编程可包括将电荷(电子)从沟道材料移动到电荷存储材料中，且接着将电荷存储于电荷存储材料内。擦除NAND存储器单元可包括将空穴移动到电荷存储材料中以与存储于电荷存储材料中的电子重新组合，且借此从电荷存储材料释放电荷。电荷存储材料可包括以可逆方式陷获电荷载子的电荷陷获材料(举例来说，氮化硅、硅、金属点等)。常规NAND的问题可为电荷陷获材料跨越存储器阵列的多个存储器单元延伸，且可实现单元之间的电荷迁移。存储器单元之间的电荷迁移可导致数据保持问题。尽管本文中所描述的实例涉及NAND存储器，但应理解，本文中所描述的结构及方法可涉及其它实施例中的其它存储器及架构。最初参考图1描述存储器单元的竖向延伸串的阵列的实例性实施例。此后续接着对实例性方法实施例的描述。此包含形成存储器阵列(包含，但不限于图1的存储器阵列)的方法，且参考图2到22而描述。参考图1，图解说明集成式结构10的一部分，其中此部分是三维(3D)NAND存储器阵列12的片段。集成式结构10包括垂直堆叠15，垂直堆叠15包括垂直交替层级18及20。实例性层级20包括导体/传导(conducting)/传导(conductive)(即，在本文中导电)材料19。实例性层级18包括绝缘体/绝缘(insulating)/绝缘(insulative)(即，在本文中电绝缘)材料26且可称为绝缘层级18。实例性绝缘体材料26是经掺杂或未经掺杂二氧化硅。在一个实施例中且如所展示，传导材料19包括传导材料28及30。在一个实施例中，传导材料28可视为传导芯，且传导材料30可视为环绕传导芯的外部传导层。传导材料28及30可包括相对于彼此不同的组合物。各自的实例包含元素金属(例如，钨、钛、铜等)、传导金属化合物(例如，金属氮化物、金属硅化物、金属碳化物等)及传导掺杂半传导材料(例如，硅、镓等)，包含其混合物。在一个实施例中，绝缘体材料32形成环绕外部传导材料层30的绝缘衬里，且可包括任何适合绝缘体材料并且可为高k材料(例如，氧化铝)，其中“高k”意指比二氧化硅的介电常数大的介电常数。绝缘体材料32的实例性厚度是2nm到10nm。替代地，且仅通过实例的方式，绝缘体材料32可被消除及/或传导材料19可为均质的。层级18及20可具有任何适合垂直厚度。在一些实施例中，层级18及层级20可具有约10纳米(nm)到300nm的相应垂直厚度。在一些实施例中，层级18及20具有相同垂直厚度，且在其它实施例中具有不同垂直厚度。在实例性实施例中，绝缘体材料26形成侧壁38。侧壁38可视为延伸穿过堆叠15的开口40的侧壁的一部分。当从上面或沿水平横截面观看时，开口40可具有连续形状，且可为(举例来说)圆形、椭圆形等。因此，图1的侧壁38可被围绕开口40的外围延伸的连续侧壁包括。在一些实施例中，层级20可为NAND存储器阵列的字线层级。字线层级20的实例性终端34可充当NAND存储器单元36的控制栅极区域35，其中在图1中用括号指示存储器单元36的近似位置。如所展示，存储器单元36是垂直堆叠的且形成存储器单元36的竖向延伸(例如，垂直)串49(例如，NAND串)，其中至少部分地由层级20的数目来确定每一串中的存储器单元的数目。堆叠可包括任何适合数目个含传导材料的层级20。举例来说，堆叠可具有8个此些层级、16个此些层级、32个此些层级、64个此些层级、512个此些层级、1028个此些层级等。另外，存储器单元36可被构造为有效地相对于个别开口40完全包围，使得每一开口40具有一个且仅具有一个竖向延伸串49(例如，在水平横截面中个别串49是连续完全包围环状环)。替代地，存储器单元36可被构造为有效地不相对于个别开口40完全包围，使得每一开口40可具有两个或多于两个竖向延伸串49(例如，每层级20具有多个字线的多本文档来自技高网...

【技术保护点】
1.一种形成存储器阵列的方法，其包括：/n形成交替的第一层级与第二层级的垂直堆叠，所述第一层级包括第一材料，所述第二层级包括第二材料，开口竖向延伸穿过所述第一及第二层级；/n在所述开口中形成第三材料的垂直间隔区域，在所述开口中所述第三材料的所述区域中的个别者沿着所述第二层级中的所述第二材料竖向延伸；/n在所述开口中相对于所述第一层级选择性地竖向沿着所述第三材料的所述间隔区域形成电荷存储材料；/n在所述开口中竖向沿着所述第二层级中的所述电荷存储材料形成电荷通路材料；/n在所述开口中竖向沿着所述电荷通路材料且竖向沿着所述第一层级形成沟道材料；及/n用传导材料来代替所述第二层级中的所述第二材料中的至少一些且在所述开口中的个别者中形成存储器单元的竖向延伸串；所述存储器单元个别地包括包含所述传导材料的控制栅极区域、电荷阻挡区域、所述电荷存储材料、所述电荷通路材料及所述沟道材料。/n

【技术特征摘要】
【国外来华专利技术】20170428 US 15/581,7621.一种形成存储器阵列的方法，其包括：
形成交替的第一层级与第二层级的垂直堆叠，所述第一层级包括第一材料，所述第二层级包括第二材料，开口竖向延伸穿过所述第一及第二层级；
在所述开口中形成第三材料的垂直间隔区域，在所述开口中所述第三材料的所述区域中的个别者沿着所述第二层级中的所述第二材料竖向延伸；
在所述开口中相对于所述第一层级选择性地竖向沿着所述第三材料的所述间隔区域形成电荷存储材料；
在所述开口中竖向沿着所述第二层级中的所述电荷存储材料形成电荷通路材料；
在所述开口中竖向沿着所述电荷通路材料且竖向沿着所述第一层级形成沟道材料；及
用传导材料来代替所述第二层级中的所述第二材料中的至少一些且在所述开口中的个别者中形成存储器单元的竖向延伸串；所述存储器单元个别地包括包含所述传导材料的控制栅极区域、电荷阻挡区域、所述电荷存储材料、所述电荷通路材料及所述沟道材料。


2.根据权利要求1所述的方法，其中在所述开口中连续地沿着所述第一及第二层级形成所述电荷通路材料。


3.根据权利要求1所述的方法，其包括直接抵靠所述第二材料形成所述第三材料且直接抵靠所述第三材料形成所述电荷存储材料。


4.根据权利要求3所述的方法，其中所述第三材料包括第一组合物及与所述第一组合物化学键合的第二组合物的单层，在形成所述电荷存储材料时，所述单层最初被暴露于所述个别开口。


5.根据权利要求1所述的方法，其中所述第三材料包括硅及锗中的至少一者。


6.根据权利要求1所述的方法，其中所述第三材料包括元素金属。


7.根据权利要求1所述的方法，其中所述第三材料包括金属化合物。


8.根据权利要求1所述的方法，其包括在形成所述电荷通路材料之前，相对于所述开口中的所述第三材料选择性地在所述开口中的所述第一材料上方形成势垒材料，所述电荷通路材料是相对于所述势垒材料选择性地竖向沿着所述电荷存储材料形成于所述开口中。


9.根据权利要求8所述的方法，其包括将所述势垒材料形成为单层。


10.根据权利要求9所述的方法，其包括将所述势垒材料形成为自组装单层。


11.根据权利要求8所述的方法，其中所述第三材料包括硅、锗、元素金属及金属化合物中的至少一者。


12.根据权利要求8所述的方法，其包括：
在形成所述势垒材料之前，相对于所述第一材料选择性地在所述开口中的所述第三材料上形成化学键合单层；及
将所述势垒材料形成为单层。


13.根据权利要求12所述的方法，其中，
所述第三材料包括硅、锗、元素金属及金属化合物中的至少一者；且
所述第三材料上的所述化学键合单层包括氢氧化物或硅基酰胺。


14.根据权利要求1所述的方法，其中，
所述代替包括从所述第二层级移除所述第二材料且在所述第二层级中形成所述传导材料；且
所述方法进一步包括：
在所述第二层级中形成所述传导材料之前从所述第二层级移除所有所述第三材料。


15.根据权利要求1所述的方法，其中，
所述代替包括从所述第二层级移除所述第二材料且在所述第二层级中形成所述传导材料；且
所述方法进一步包括：
在所述移除之后在所述第二层级中留下所述第三材料中的至少一些，且在所述第二层级中直接抵靠所述第三材料形成所述传导材料，所述第三材料保留为所述存储器阵列的成品构造的一部分。


16.根据权利要求1所述的方法，其中，
所述代替包括从所述第二层级移除所述第二材料且在所述第二层级中形成所述传导材料；且
所述方法进一步包括：
在以下各项中的至少一者期间氧化所述第二层级中的所述第三材料的至少一些横向厚度：a)在所述移除期间，b)在所述移除之后及c)在所述传导材料的所述形成期间；
直接抵靠所述经氧化第三材料形成所述传导材料。


17.根据权利要求16所述的方法，其中所述氧化会氧化所述第二层级中的所有所述第三材料。


18.根据权利要求1所述的方法，其包括在形成所述垂直间隔第三材料区域之前在所述开口中使所述第二材料相对于所述第一材料横向凹陷。


19.根据权利要求18所述的方法，其中形成所述垂直间隔第三材料区域包括：
将第三材料沉积于所述堆叠的顶上且横向沿着所述第一层级沉积于所述开口中并且沉积于通过所述横向凹陷形成于所述第二层级中的凹部中；及
蚀刻所述第三材料以将位于所述堆叠的顶上、沿着所述第一层级延伸的所述第三材料移除，且留下所述凹部中的所述第三材料。


20.一种形成存储器阵列的方法，其包括：
形成交替的第一层级与第二层级的垂直堆叠，所述第一层级包括第一材料，所述第二层级包括第二材料，开口竖向延伸穿过所述第一及第二层级；
使所述第二层级的所述第二材料相对于所述第一层级的所述第一材料横向凹陷以在所述开口中的所述第二层级中形成凹部；
在所述凹部中形成第三材料以在所述开口中形成所述第三材料的垂直间隔区域；
相对于所述开口中的所述第一材料选择性地在所述开口中的所述第三材料上形成化学键合单层；
相对于键合到所述开口中的所述第三材料的所述单层选择性地在所述开口中的所述第一材料上...

【专利技术属性】
技术研发人员：古尔特杰·S·桑胡，R·J·希尔，J·A·斯迈思，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US