堆叠晶片集成电路制造技术

一种用于制造堆叠晶片集成电路（IC）器件的方法。所述方法通过在第一IC晶片的顶表面上制作第一电路并在第一电路之间穿过第一IC晶片的深度沉积一个或多个电绝缘体以使得一个或多个电绝缘体不暴露在第一IC晶片的底表面上来执行。随后从第一IC晶片的底表面去除半导体衬底层，直到一个或多个电绝缘体变成暴露在第一IC晶片的底表面上。

Stacked chip IC

A method for manufacturing stacked chip integrated circuit (IC) devices. The method is performed by making a first circuit on the top surface of the first IC chip and depositing one or more electrical insulators between the first circuits through the depth of the first IC chip so that one or more electrical insulators are not exposed to the bottom surface of the first IC chip. The semiconductor substrate layer is then removed from the bottom surface of the first IC chip until one or more electrical insulators become exposed to the bottom surface of the first IC chip.

【技术实现步骤摘要】
堆叠晶片集成电路相关申请的交叉引用本申请根据35USC§119（e）要求于2018年6月1日提交的美国临时专利申请No.62/679,677的优先权和权益，所述申请的全部内容通过引用以其整体并入本文中。
本实施例一般涉及集成电路（IC）器件，并且具体地涉及堆叠晶片IC器件。
技术介绍
半导体器件可广义地分类成两种类型：数字和模拟。模拟器件可以直接测量和/或操纵现实世界信号的精确电特性（例如，电压）。例如，触摸传感器可以基于在输入表面处测量的感测信号（或电场）中的改变来检测与输入表面接触的和/或接近于输入表面的对象。传感器可以测量感测信号的精确幅度，以确定对象与输入表面的接近度。相反，数字器件仅牵涉到信号的存在或不存在，而不是信号的精确幅度。例如，显示驱动器可以处理图像数据以确定对应显示面板的哪些像素应当被“打开”以及哪些像素应当被“关闭”。集成电路（IC）器件的制造涉及晶片制作过程，其中电路组件（例如，电阻器、二极管、晶体管等）及其互连形成在单个硅晶片（或其他半导体衬底）上。可在单个硅晶片上制作的电路组件的尺寸和数量由在制作过程期间使用的过程节点所确定。例如，较小的过程节点可以生产更快的且更功率有效的更小电路组件。因为模拟器件具有更高的精度和灵敏度要求，所以其电路组件趋向于比在数字器件中使用的类似电路更大并消耗更多功率。因此，可以针对器件的类型优化用于制造晶片的过程节点。例如，较大的过程节点可以用于制造模拟器件，而较小的过程节点可以用于制造数字器件。
技术实现思路
提供本专利
技术实现思路
是为了以简化的形式介绍下面在具体实施方式中进一步描述的概念的选择。本
技术实现思路
不旨在标识权利要求主题的关键特征或必要特征，也不旨在限制所要求保护的主题的范围。一种用于制造堆叠晶片集成电路（IC）器件的方法。所述方法通过在第一IC晶片的顶表面上制作第一电路并在第一电路之间穿过第一IC晶片的深度设置一个或多个电绝缘体以使得一个或多个电绝缘体不暴露在第一IC晶片的底表面上来执行。随后从第一IC晶片的底表面去除半导体衬底层，直到一个或多个电绝缘体变成暴露在第一IC晶片的底表面上。在一些实施例中，第一IC晶片以堆叠配置与第二IC晶片对准，以使得第一IC晶片的顶表面面对第二IC晶片的顶表面。然后，第一IC晶片以堆叠配置与第二IC晶片接合，以使得设置在第一IC晶片的顶表面上的第一电路电耦合到设置在第二IC晶片的顶表面上的第二电路。在一些方面中，由于接合的结果，第一IC晶片的底表面形成IC器件的顶表面，并且第二IC晶片的底表面形成IC器件的底表面。在一些实现方式中，可以使用第一过程节点在第一IC晶片上形成第一电路，并且可以使用与第一过程节点不同的第二过程节点在第二IC晶片上形成第二电路。例如，在一些方面中，第一过程节点可以小于第二过程节点。在一些实现方式中，第一电路可对应于数字电路并且第二电路可对应于模拟电路。在一些方面中，可以使用低功率（LP）或嵌入式闪存（EF）过程在第一IC晶片上形成数字电路。在一些其他方面中，可以使用高压（HV）过程在第二IC晶片上形成模拟电路。可以使用背面研磨（backgrinding）或化学机械抛光（CMP）技术去除半导体衬底层。在去除半导体衬底层之前，第一IC晶片或第二IC晶片中的至少一个晶片的底表面可以包括具有没有暴露的电路的半导体衬底。在一些实现方式中，可以去除半导体衬底层，直到以堆叠配置的第一IC晶片和第二IC晶片的组合厚度低于或等于阈值厚度。例如，阈值厚度可以对应于在去除半导体衬底层之前的第一IC晶片或第二IC晶片的厚度。在一些其他实现方式中，可以执行去除半导体衬底层的步骤，直到一个或多个电路组件因此在第一IC晶片或第二IC晶片上变成电隔离。在一些其他方面中，由于去除半导体衬底层的结果，可以在第一IC晶片或第二IC晶片上创建一个或多个电路组件。附图说明通过示例的方式图示了本实施例，并且这些实施例不旨在由附图的图片所限制。图1示出了根据一些实施例的制造混合信号集成电路（IC）器件的示例过程。图2示出了半导体晶片的截面图，其中使用结隔离技术来分隔相邻电路。图3示出了根据一些实施例的半导体晶片的截面图，其中相邻电路使用电绝缘体。图4A-图4F示出了根据一些实施例的在制造过程的各阶段的半导体晶片的截面图。图5示出了根据一些实施例的示例混合信号IC器件的截面图。图6示出了描绘可使用本文中描述的实施例形成的附加电路组件的半导体晶片。图7示出了描绘可使用本文中描述的实施例形成的附加电路组件的另一个半导体晶片700。图8是描绘根据一些实施例的制造IC器件的示例操作的说明性流程图。具体实施方式在下面的描述中，阐述了许多特定细节，诸如特定组件、电路和过程的示例，以提供对本公开的透彻理解。如本文中使用的术语“耦合”表示直接连接到或通过一个或多个中间组件或电路连接。术语“电子系统”和“电子器件”可以可互换地使用，以指代能够电子处理信息的任何系统。而且，在下面的描述中并且出于解释的目的，阐述了特定名称以提供对本公开的方面的透彻理解。然而，对于本领域技术人员将显而易见的是，可不需要这些特定细节来实践示例实施例。在其他实例中，以框图形式示出了众所周知的电路和器件以避免模糊本公开。以下详细描述的一些部分按照程序、逻辑块、处理和对计算机存储器内的数据位的操作的其他符号表示来呈现。这些描述和表示是由数据处理领域中的技术人员用来最有效地将他们工作的实质传达给领域中其他技术人员的手段。在本公开中，程序、逻辑块、过程等被设想是导致期望的结果的步骤或指令的自相一致的序列。所述步骤是需要物理量的物理操纵的步骤。通常，尽管不是必须的，但这些量采用能够在计算机系统中存储、传递、组合、比较和以其他方式操纵的电信号或磁信号的形式。然而，应当记住，所有这些和类似术语都与适当的物理量相关联，并且仅仅是应用于这些量的便利标签。除非从下面的讨论中明显另有特定声明，否则应当领会，在贯穿本申请中，利用诸如“访问”、“接收”、“发送”、“使用”、“选择”、“确定”、“正规化”、“乘”、“平均”、“监测”、“比较”、“应用”、“更新”、“测量”、“导出”等的术语的讨论指的是计算机系统或类似的电子计算设备的动作和过程，其对被表示为计算机系统的寄存器和存储器内的物理（电子）量的数据进行操纵并转换成被类似地表示为计算机系统存储器或寄存器或其他此类信息存储设备、传输或显示设备内的物理量的其他数据。在附图中，单个块可以被描述为执行一个或多个功能；然而，在实际实践中，由该块执行的一个或多个功能可以在单个组件中或跨多个组件被执行，和/或可以使用硬件、使用软件或使用硬件和软件的组合来执行。为了清楚地说明硬件和软件的这种可互换性，以下通常按照其功能性已描述了各种说明性的组件、块、模块、电路和步骤。将此类功能性实现为硬件还是软件取决于特定应用和施加于整体系统的设计约束。技术人员可以针对每个特定应用以变化的方式实现所描述的功能性本文档来自技高网...

【技术保护点】
1.一种制造集成电路（IC）器件的方法，包括：/n在第一IC晶片的顶表面上制作第一电路；/n在所述第一电路之间穿过所述第一IC晶片的深度沉积一个或多个电绝缘体，以使得所述一个或多个电绝缘体不暴露在所述第一IC晶片的底表面上；以及/n从所述第一IC晶片的底表面去除半导体衬底层，直到所述一个或多个电绝缘体变成暴露在所述第一IC晶片的所述底表面上。/n

【技术特征摘要】
20180601 US 62/679677;20180831 US 16/1201661.一种制造集成电路（IC）器件的方法，包括：
在第一IC晶片的顶表面上制作第一电路；
在所述第一电路之间穿过所述第一IC晶片的深度沉积一个或多个电绝缘体，以使得所述一个或多个电绝缘体不暴露在所述第一IC晶片的底表面上；以及
从所述第一IC晶片的底表面去除半导体衬底层，直到所述一个或多个电绝缘体变成暴露在所述第一IC晶片的所述底表面上。


2.根据权利要求1所述的方法，其中使用背面研磨或化学机械抛光（CMP）技术去除所述半导体衬底层。


3.根据权利要求1所述的方法，其中由于去除所述半导体衬底层的结果，在所述第一IC晶片上创建一个或多个电路组件。


4.根据权利要求1所述的方法，其中由于去除所述半导体衬底层的结果，在所述第一IC晶片上电隔离一个或多个电路组件。


5.根据权利要求1所述的方法，还包括：
将所述第一IC晶片与第二IC晶片以堆叠配置对准，以使得所述第一IC晶片的所述顶表面面对所述第二IC晶片的顶表面；以及
将所述第一IC晶片与所述第二IC晶片以所述堆叠配置接合，以使得设置在所述第一IC晶片的所述顶表面上的所述第一电路电耦合到设置在所述第二IC晶片的所述顶表面上的第二电路。


6.根据权利要求5所述的方法，其中由于所述接合的结果，所述第一IC晶片的所述底表面形成所述IC器件的顶表面，并且所述第二IC晶片的所述底表面形成所述IC器件的底表面。


7.根据权利要求5所述的方法，其中使用第一过程节点在所述第一IC晶片上形成所述第一电路，并且其中使用与所述第一过程节点不同的第二过程节点在所述第二IC晶片上形成所述第二电路。


8.根据权利要求7所述的方法，其中所述第一过程节点小于所述第二过程节点。


9.根据权利要求5所述的方法，其中所述第一电路对应于数字电路，并且所述第二电路对应于模拟电路。


10.根据权利要求9所述的方法，其中使用低功率（LP）或嵌入式闪存（EF）过程在所述第一IC晶片上形成所述数字电路，并且其中使用高压（HV）过程在所述第二IC晶片上形成所述模拟电路。


11.根据权利要求2所述的方法，其中所述去除包括：
去除所述半导体衬底层，直到以所述堆叠配置的所述第一IC晶片和所...

【专利技术属性】
技术研发人员：SL莫雷恩，
申请(专利权)人：辛纳普蒂克斯公司，
类型：发明
国别省市：美国;US