半导体器件及其形成方法技术

一种半导体器件及其形成方法，方法包括：提供基底，所述基底上具有相邻的第一鳍部和第二鳍部，所述基底上还具有覆盖第一鳍部和第二鳍部部分侧壁的隔离层；在第一鳍部上形成第一掺杂层；在第一鳍部和第二鳍部上形成介质层，介质层覆盖第一掺杂层顶部和侧壁以及第二鳍部顶部和侧壁表面；在介质层内形成第一开口，第一开口与第一掺杂层相邻，第一开口到第一掺杂层的最小距离大于零，第一开口暴露出第二鳍部部分顶部表面；去除所述第一开口暴露出的部分第二鳍部，在第二鳍部内形成第二开口；在第二开口内形成第二掺杂层，第二掺杂层与所述第一掺杂层相邻；形成所述第二掺杂层后，在所述第一开口内形成第二插塞。所述方法提高了半导体器件的性能。

Semiconductor device and its forming method

A semiconductor device and a forming method thereof include: providing a substrate on which there are adjacent first fin parts and second fin parts, the substrate also has an isolating layer covering the side walls of the first fin part and the second fin part, forming a first doping layer on the first fin part, forming a medium layer on the first fin part and the second fin part, and the medium layer covering the top of the first doping layer and The first opening is adjacent to the first doping layer, the minimum distance between the first opening and the first doping layer is greater than zero, the first opening exposes the top surface of the second fin part; the second fin part exposed by the first opening is removed, the second opening is formed in the second fin part; the second opening is formed in the second opening A second doping layer is formed, and the second doping layer is adjacent to the first doping layer; after the second doping layer is formed, a second plug is formed in the first opening. The method improves the performance of a semiconductor device.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。然而，现有技术形成的半导体器件的性能较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有相邻的第一鳍部和第二鳍部，所述基底上还具有覆盖第一鳍部和第二鳍部部分侧壁的隔离层；在第一鳍部上形成第一掺杂层；在第一鳍部和第二鳍部上形成介质层，所述介质层覆盖第一掺杂层顶部和侧壁以及第二鳍部顶部和侧壁表面；在所述介质层内形成第一开口，所述第一开口与第一掺杂层相邻，所述第一开口到第一掺杂层的最小距离大于零，所述第一开口暴露出第二鳍部部分顶部表面；去除所述第一开口暴露出的部分第二鳍部，在第二鳍部内形成第二开口；在第二开口内形成第二掺杂层，第二掺杂层与所述第一掺杂层相邻；形成所述第二掺杂层后，在所述第一开口内形成第二插塞。可选的，还包括：形成第一掺杂层后，形成介质层前，在所述第一掺杂层上和第二鳍部顶部表面和侧壁表面形成保护层；所述第一开口的形成方法包括：在所述保护层上形成介质层，所述介质层覆盖第一掺杂层顶部表面和侧壁顶部表面、第二鳍部顶部表面和第二鳍部侧壁表面；在介质层上形成图形层，所述图形层暴露出部分所述介质层表面；以所述图形层为掩膜刻蚀介质层和保护层，直至暴露出第二鳍部顶部表面，在介质层内形成第一开口，所述第一开口暴露出第二鳍部部分顶部表面和第二鳍部侧壁的保护层顶部表面。可选的，还包括：还包括：形成第二掺杂层后，去除第二掺杂层侧壁的保护层，在原来第二掺杂层侧壁保护层的位置形成第三开口；形成第三开口后，在所述第一开口和第三开口内形成第二插塞。可选的，还包括：形成第二插塞后，去除部分介质层和部分第一掺杂层，在所述介质层内形成第四开口，所述第四开口侧壁暴露出第一掺杂层；在第四开口内形成第一插塞。可选的，形成第二插塞后，形成第四开口之前，还包括：回刻蚀部分第二插塞，在介质层内形成第五开口；在第五开口内形成第二插塞保护层。可选的，在形成第一掺杂层之前，还包括：在所述基底上形成横跨第一鳍部的第一栅极结构和横跨第二鳍部的第二栅极结构，所述第一栅极结构覆盖第一鳍部的部分顶部表面和部分侧壁表面，所述第二栅极结构覆盖第二鳍部的部分顶部表面和部分侧壁表面。可选的，所述第一掺杂层的形成步骤包括：形成横跨第一鳍部的第一栅极结构之后，在第一栅极结构两侧的第一鳍部内形成第一凹槽；所述第一掺杂层在所述第一凹槽中形成。可选的，形成所述第一掺杂层的工艺包括外延生长工艺。可选的，在外延生长形成第一掺杂层的过程中，还包括对所述第一掺杂层进行原位掺杂，在第一掺杂层内掺杂第一离子。可选的，当所述第一栅极结构用于形成P型器件时，第一掺杂层的材料包括掺杂有第一离子的硅锗，第一离子的导电类型为P型，所述第一离子包括硼离子、BF2-离子或铟离子；当所述第一栅极结构用于形成N型器件时，第一掺杂层的材料包括掺杂有第一离子的硅，第一离子的导电类型为N型，所述第一离子包括磷离子或砷离子。可选的，形成所述第二掺杂层的工艺包括外延生长工艺，在外延生长形成第二掺杂层的过程中，还包括对所述第二掺杂层进行原位掺杂；第二掺杂层内具有第二离子。可选的，当所述第二栅极结构用于形成P型器件时，第二掺杂层的材料包括掺杂有第二离子的硅锗，第二离子的导电类型为P型，所述第二离子包括硼离子、BF2-离子或铟离子；当所述第二栅极结构用于形成N型器件时，第二掺杂层的材料包括掺杂有第二离子的硅，第二离子的导电类型为N型，所述第二离子包括磷离子或砷离子。可选的，所述介质层的形成方法包括：在第一掺杂层、第二鳍部、第一栅极结构和第二栅极结构上形成初始介质层，所述初始介质层覆盖第一栅极结构和第二栅极结构顶部表面；平坦化所述初始介质层暴露出第一栅极结构和第二栅极结构顶部表面，形成介质层。可选的，还包括，形成保护层前，在所述第二鳍部顶部和侧壁形成覆盖层；所述保护层位于覆盖层表面；所述第一开口的形成方法包括：在所述保护层上形成介质层，所述介质层覆盖第一掺杂层顶部表面和侧壁顶部表面、第二鳍部顶部表面和第二鳍部侧壁表面；在介质层上形成图形层，所述图形层暴露出部分所述介质层表面；以所述图形层为掩膜刻蚀介质层、保护层和覆盖层，直至暴露出第二鳍部顶部表面，在介质层内形成第一开口，所述第一开口暴露出第二鳍部部分顶部表面、第二鳍部侧壁的覆盖层顶部表面和覆盖层侧壁的保护层顶部表面。可选的，还包括，形成第二开口后，去除第一开口暴露出的保护层，直至暴露出隔离层顶部表面，在原来第二掺杂层侧壁保护层的位置形成第三开口，所述第三开口暴露出第二掺杂层侧壁的覆盖层侧壁；形成第三开口后，在第二开口内形成第二掺杂层，所述第二掺杂层覆盖覆盖层顶部表面；形成第二掺杂层后，去除第二掺杂层侧壁的覆盖层，在原来覆盖层的位置形成第六开口；形成第六开口后，在第六开口、第三开口和第一开口内形成第二插塞。可选的，所述覆盖层的材料包括：SiN、SiCN、SiBN或SiON。可选的，去除第二掺杂层侧壁的覆盖层的工艺包括：各向同性的湿法刻蚀工艺或者各向同性的干法刻蚀工艺。可选的，所述保护层的材料包括：SiN、SiCN、SiBN或SiON。本专利技术还提供一种采用上述任意一项方法形成的半导体器件。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体器件的形成方法中，在相邻鳍部间距离一定的情况下，先形成第一掺杂层，根据第一掺杂层的位置，形成第一开口和第二开口，第一开口到第一掺杂层的最小距离大于零，第二开口位于第一开口底部，第二开口到第一掺杂层的最小距离也大于零，第二开口内形成第二掺杂层，第一掺杂层与第二掺杂层不相连，即相邻的源漏掺杂层不会发生短接，从而使得半导体器件的性能得到提升。进一步，通过去除所述第二掺杂层侧壁的保护层，在原来第二掺杂层侧壁保护层的位置形成为第三开口，后续在第一开口和第三开口内形成的第二插塞，第二插塞全覆盖所述第二掺杂层的表面，接触面积较大，第二掺杂层与第二插塞的接触电阻减小，从而降低了半导体器件的接触电阻，提高了半导体器件的性能。进一步的，通过形成保护层和位于保护层和第二鳍部之本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n提供基底，所述基底上具有相邻的第一鳍部和第二鳍部，所述基底上还具有覆盖第一鳍部和第二鳍部部分侧壁的隔离层；/n在第一鳍部上形成第一掺杂层；/n在第一鳍部和第二鳍部上形成介质层，所述介质层覆盖第一掺杂层顶部和侧壁以及第二鳍部顶部和侧壁表面；/n在所述介质层内形成第一开口，所述第一开口与第一掺杂层相邻，所述第一开口到第一掺杂层的最小距离大于零，所述第一开口暴露出第二鳍部部分顶部表面；/n去除所述第一开口暴露出的部分第二鳍部，在第二鳍部内形成第二开口；/n在第二开口内形成第二掺杂层，第二掺杂层与所述第一掺杂层相邻；/n形成所述第二掺杂层后，在所述第一开口内形成第二插塞。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上具有相邻的第一鳍部和第二鳍部，所述基底上还具有覆盖第一鳍部和第二鳍部部分侧壁的隔离层；
在第一鳍部上形成第一掺杂层；
在第一鳍部和第二鳍部上形成介质层，所述介质层覆盖第一掺杂层顶部和侧壁以及第二鳍部顶部和侧壁表面；
在所述介质层内形成第一开口，所述第一开口与第一掺杂层相邻，所述第一开口到第一掺杂层的最小距离大于零，所述第一开口暴露出第二鳍部部分顶部表面；
去除所述第一开口暴露出的部分第二鳍部，在第二鳍部内形成第二开口；
在第二开口内形成第二掺杂层，第二掺杂层与所述第一掺杂层相邻；
形成所述第二掺杂层后，在所述第一开口内形成第二插塞。


2.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成第一掺杂层后，形成介质层前，在所述第一掺杂层上和所述第二鳍部顶部表面和侧壁表面形成保护层；所述第一开口的形成方法包括：在所述保护层上形成介质层，所述介质层覆盖第一掺杂层顶部表面和侧壁顶部表面、第二鳍部顶部表面和第二鳍部侧壁表面；在介质层上形成图形层，所述图形层暴露出部分所述介质层表面；以所述图形层为掩膜刻蚀介质层和保护层，直至暴露出第二鳍部顶部表面，在介质层内形成第一开口，所述第一开口暴露出第二鳍部部分顶部表面和第二鳍部侧壁的保护层顶部表面。


3.如权利要求2所述的半导体器件的形成方法，其特征在于，还包括：形成第二掺杂层后，去除第二掺杂层侧壁的保护层，在原来第二掺杂层侧壁保护层的位置形成第三开口；形成第三开口后，在所述第一开口和第三开口内形成第二插塞。


4.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成第二插塞后，去除部分介质层和部分第一掺杂层，在所述介质层内形成第四开口，所述第四开口侧壁暴露出第一掺杂层；在第四开口内形成第一插塞。


5.如权利要求4所述的半导体器件的形成方法，其特征在于，形成第二插塞后，形成第四开口之前，还包括：回刻蚀部分第二插塞，在介质层内形成第五开口；在第五开口内形成第二插塞保护层。


6.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成第一掺杂层之前，还包括：在所述基底上形成横跨第一鳍部的第一栅极结构和横跨第二鳍部的第二栅极结构，所述第一栅极结构覆盖第一鳍部的部分顶部表面和部分侧壁表面，所述第二栅极结构覆盖第二鳍部的部分顶部表面和部分侧壁表面。


7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第一掺杂层的形成步骤包括：形成横跨第一鳍部的第一栅极结构之后，在第一栅极结构两侧的第一鳍部内形成第一凹槽；所述第一掺杂层在所述第一凹槽中形成。


8.如权利要求7所述的半导体器件的形成方法，其特征在于，形成所述第一掺杂层的工艺包括外延生长工艺。


9.如权利要求8所述的半导体器件的形成方法，其特征在于，在外延生长形成第一掺杂层的过程中，还包括对所述第一掺杂层进行原位掺杂，在第一掺杂层内掺杂第一离子。


10.如权利要求9所述的半导体器件的形成方法，其特征在于，当...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31