一种半导体器件测试方法及系统技术方案

本发明专利技术提出一种半导体器件测试方法及系统，进行半导体器件测试时通过频率小于1Khz的激励信号对待测半导体器件进行低频电容‑电压测试，测得低频电容值；通过频率大于1KHz的激励信号对待测半导体器件进行高频电容‑电压测试，测得高频电容值；利用所述低频电容值和所述高频电容值计算出损耗因数曲线。本发明专利技术实施例提出的测试方法及系统将电容‑电压测试分为低频部分和高频部分，利用测试得到的低频电容值和高频电容值计算出损耗因数曲线，其中利用小于1Khz的激励信号对待测半导体器件进行低频电容‑电压测试，提高了损耗因数曲线测试精度。

A test method and system for semiconductor devices

The invention provides a semiconductor device testing method and system. When testing the semiconductor device, the low-frequency capacitance \u2011 voltage test is carried out for the semiconductor device to be tested by the excitation signal with the frequency less than 1kHz, and the low-frequency capacitance value is measured; the high-frequency capacitance \u2011 voltage test is carried out for the semiconductor device to be tested by the excitation signal with the frequency greater than 1kHz, and the high-frequency capacitance value is measured by the low-frequency capacitance \u2011 voltage test The loss factor curve is calculated by the frequency capacitance value and the high frequency capacitance value. The test method and system proposed in the embodiment of the invention divide the capacitance \u2011 voltage test into the low-frequency part and the high-frequency part, and calculate the loss factor curve by using the low-frequency capacitance value and the high-frequency capacitance value obtained from the test, wherein the low-frequency capacitance \u2011 voltage test is carried out for the semiconductor device to be tested by using the excitation signal less than 1kHz, which improves the test accuracy of the loss factor curve.

【技术实现步骤摘要】
一种半导体器件测试方法及系统
本专利技术实施例涉及MOS工艺测试技术，尤其涉及一种半导体器件测试方法及系统。
技术介绍
半导体参数测试，是微电子、材料、物理等基础研究和应用研究中非常重要的一个环节，半导体器件工艺摸索中，往往需要对不同工艺流程与工艺参数获得的样品进行测量对比，以获得最优工艺路径与工艺参数。常见的测试包括：C-V(电容-电压)测试，I-V(电流-电压)测试。然而，现有的测试方法测试准确率较低，无法准确的评价半导体器件的性能。
技术实现思路
为了在测量半导体器件时提高损耗因数曲线的测试精度，本专利技术提出一种半导体器件测试方法及系统。本专利技术实施例一方面提出一种半导体器件测试方法，通过频率小于1Khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；通过频率大于1KHz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；利用所述低频电容值和所述高频电容值计算出损耗因数曲线。进一步的，还包括：进行所述低频电容-电压测试以及高频电容-电压测试时，测量待测半导体器件的等效串联电阻；利用所述等效串联电阻修正所述低频电容值以及所述高频电容值；利用修正后的低频电容值计算第一损耗因数，利用修正后的高频电容值和低频电容值计算第二损耗因数，根据所述第一损耗因数和所述第二损耗因数计算所述损耗因数曲线。进一步的，通过20Hz～1KHz的激励信号对待测半导体器件进行所述低频电容-电压测试，通过1KHz～1MHz的激励信号对待测半导体器件进行所述高频电容-电压测试。进一步的，利用所述等效串联电阻修正所述低频电容值以及所述高频电容值，包括：采用如下公式计算修正后的低频电容值：式中，CL为低频电容值，ω是激励信号的角频率，R为等效串联电阻。进一步的，利用所述等效串联电阻修正所述低频电容值以及所述高频电容值，包括：采用如下公式计算修正后的高频电容值：式中，CH为高频电容值，ω是激励信号的角频率，R为等效串联电阻。进一步的，利用所述修正后的低频电容值计算第一损耗因数，包括：采用如下公式计算所述第一损耗因数：式中，q是电荷值，COX为氧化层电容值，CXL为修正后的低频电容值，CS为理论半导体电容值。进一步的，利用修正后的高频电容值和低频电容值计算第二损耗因数，包括：采用如下公式计算所述第二损耗因数：式中，q是电荷值，COX为氧化层电容值，CXL为修正后的低频电容值，CXH为修正后的高频电容值。进一步的，经指定时间间隔后重复利用测试序列进行电容-电压测试，所述测试序列包括若干不同指定频率的激励信号。进一步的，利用测试数据生成测试数据曲线，并将所述测试序列中的测试数据以表格形式存贮。本专利技术实施例另一方面提出一种半导体器件测试系统，利用上述半导体器件测试方法，测试系统包括控制端和测试仪，所述测试仪用于通过频率小于1Khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；并通过频率大于1KHz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；所述控制端用于利用所述低频电容值和所述高频电容值计算出损耗因数曲线。与现有技术相比，本专利技术实施例的有益效果在于：将电容-电压测试分为低频部分和高频部分，利用测试得到的低频电容值和高频电容值计算出损耗因数曲线，其中利用小于1Khz的激励信号对待测半导体器件进行低频电容-电压测试，提高了损耗因数曲线测试精度。附图说明图1是现有技术中MOS管的结构示意图；图2是实施例中C-V测试数据曲线图；图3是实施例中通过测试序列进行测试生成的测试结果曲线图；图4是本专利技术实施例提出的测试方法与现有测试方法的测试精度对比图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。在集成电路特别是MOS电路的生产和开发过程中。MOS电容的C-V测试是极为重要的工艺过程监控测试手段，也是器件参数分析的可靠性研究的有效工具。现有技术中C-V测试的方法是在待测器件上施加一个偏置电压，并使用交流电压作为测试信号，通过测量半导体器件两极之间的交流电流，交流电压和阻抗相位角，从而测得器件的电容值。现有的测试方法测试准确率较低，无法准确的评价半导体器件的性能。实施例一本实施例提出一种半导体器件测试方法，通过频率小于1Khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；通过频率大于1KHz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；利用低频电容值和高频电容值计算出损耗因数曲线。本实施例中，半导体器件包括MOS电容和MOS管，图1是现有技术中MOS管的结构示意图，参考图1，MOS管包括MOS结构，MOS结构指由金属层、氧化物层以及半导体层组成的基本结构。理想的MOS结构的电容C是氧化物层电容Cox和空间电荷电容Csc的串联，即，其中氧化物层电容Cox主要由氧化物层的厚度tox确定，空间电荷电容Csc为，其中，为空间电荷表面势，Qsc是半导体中的空间电荷密度。实际测试过程中，MOS电容不仅是偏置电压的函数，也是测试信号频率的函数，当测试信号的频率足够低时，少子能响应测试信号，空间电荷电容Csc为Csc＝Cd+Cp其中Cd为耗尽层电容，Cp为少子对电容的贡献值，其计算公式为，式中ε0为真空电容率，εS为半导体的介电常数，T是绝对温度，K是玻尔兹曼常数，ws是半导体层的表面势，ω是激励信号的角频率，q是半导体层表面电荷值，P0是载流子密度。当偏置电压上升，且测试信号的频率增加到一定程度时，少子不能响应高频信号。当偏置电压上升时，空间电荷表面势随之上升，半导体表面电子电荷随空间电荷表面势指数增加，因此式中ε0为真空电容率，εS为半导体的介电常数，T是绝对温度，K是玻尔兹曼常数，ws是表面势，ω是激励信号的角频率，N是半导体掺杂密度。由此可以看出在不同的测试信号频率下，半导体器件的C-V特性不同，因此本实施例中，将低频电容-电压测试和高频电容-电压测试进行区分，并使用测得的低频电容值以及高频电容值计算出损耗因数共同表征半导体器件的界面特性，以更准确及全面的了解半导体器件的特征。具体的，为了降低低频测试时的测试难度，同时使计算出的损耗因数更趋近真实值，本实施例中，通过20Hz～1KHz的激励信号对待测半导体器件进行低频电容-电压测试，通过1KHz～1MHz的激励信号对待测半导体器件进行高频电容-电压测试。在实际测试中，制作待测器件时可能引入串联电阻，在搭建测试系统时也可能由于操作不当引入串联电阻，当引入本文档来自技高网...

【技术保护点】
1.一种半导体器件测试方法，其特征在于：/n通过频率小于1Khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；/n通过频率大于1KHz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；/n利用所述低频电容值和所述高频电容值计算出损耗因数曲线。/n

【技术特征摘要】
1.一种半导体器件测试方法，其特征在于：
通过频率小于1Khz的激励信号对待测半导体器件进行低频电容-电压测试，测得低频电容值；
通过频率大于1KHz的激励信号对待测半导体器件进行高频电容-电压测试，测得高频电容值；
利用所述低频电容值和所述高频电容值计算出损耗因数曲线。


2.如权利要求1所述的测试方法，其特征在于：还包括：
进行所述低频电容-电压测试以及高频电容-电压测试时，测量待测半导体器件的等效串联电阻；
利用所述等效串联电阻修正所述低频电容值以及所述高频电容值；
利用修正后的低频电容值计算第一损耗因数，利用修正后的高频电容值和低频电容值计算第二损耗因数，根据所述第一损耗因数和所述第二损耗因数计算所述损耗因数曲线。


3.如权利要求1所述的测试方法，其特征在于：通过20Hz～1KHz的激励信号对待测半导体器件进行所述低频电容-电压测试，通过1KHz～1MHz的激励信号对待测半导体器件进行所述高频电容-电压测试。


4.如权利要求2所述的测试方法，其特征在于：利用所述等效串联电阻修正所述低频电容值以及所述高频电容值，包括：
采用如下公式计算修正后的低频电容值：



式中，CL为低频电容值，ω是激励信号的角频率，R为等效串联电阻。


5.如权利要求4所述的测试方法，其特征在于：利用所述等效串联电阻修正所述低频电容值以及所述高频电容值，包括：
采用如下公式计算修正后的高频...

【专利技术属性】
技术研发人员：安博，吴海雷，刘畅，
申请(专利权)人：启发天津电子科技有限公司，
类型：发明
国别省市：天津;12