The invention discloses a gate constrained silicon controlled rectifier ESD device and its implementation method. By removing the Schottky junction of the existing gate constrained silicon controlled rectifier ESD device, a low concentration p-type light doping (22) is inserted between the high concentration n-type doping (24) and the second floating gate (50), and a metal silicide is formed on the upper surface of the low concentration p-type light doping (22), which is connected with the high concentration n-type doping (24 Connected to the cathode of the gate constrained silicon controlled rectifier ESD device, the invention can improve the maintenance voltage, simplify the manufacturing process, reduce the interface defects due to the introduction of Schottky junction, and reduce the contact resistance.
【技术实现步骤摘要】
一种栅约束硅控整流器ESD器件及其实现方法
本专利技术涉及半导体集成电路
,特别是涉及一种新型的栅约束硅控整流器ESD(Electro-StaticDischarge,静电释放)器件及其实现方法。
技术介绍
在集成电路防静电保护设计领域,防静电保护保护设计窗口一般取决于工作电压和内部受保护电路的栅氧化层厚度,以一般先进CMOS工艺集成电路的工作电压为1V左右,栅氧化层厚度约为14A(埃,0.1nm)为例,该先进CMOS工艺集成电路的防静电保护设计窗口通常为1.2V~2.8V之间,而先进CMOS工艺中的典型GGNMOS(Grounded-GateNMOS)静电保护器件的回滞效应的触发电压(Vt1)往往大于2.8V,所以业界首先提出了一种如图1所示的栅约束硅控整流器试图解决这个问题。如图1所示,该现有栅约束硅控整流器ESD器件包括多个浅沟道隔离层(STI,ShallowTrenchIsolation)10、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26、N阱(N-Well)60、P阱(P-Well)70、P型衬底(P-Sub)80、第一浮栅40、第二栅极50以及多个连接掺杂区与电极的金属硅化物(Silicide)30。整个ESD器件置于P型衬底(P-Sub)80上,在P型衬底(P-Sub)80左边生成一个N阱(N-Well)60,在P型衬底(P-Sub)80右边生成一个P阱(P-Well)70,高浓度N型掺杂(N+)28、高浓度P型掺杂 ...
【技术保护点】
1.一种栅约束硅控整流器ESD器件,其特征在于,所述ESD器件包括:/n半导体衬底(80);/n生成于所述半导体衬底(80)中的N阱(60)和P阱(70);/n高浓度N型掺杂(28)、高浓度P型掺杂(20)置于所述N阱(60)上部,低浓度P型轻掺杂(22)、高浓度N型掺杂(24)置于所述P阱(70)上部,所述低浓度P型轻掺杂(22)与所述高浓度N型掺杂(24)之间由所述P阱(70)隔离,所述低浓度P型轻掺杂(22)左侧上方及其左侧宽度为B的P阱(70)上方与所述高浓度P型掺杂(20)的右侧宽度为A的所述N阱(60)的上方放置第二浮栅(50);/n在所述高浓度N型掺杂(28)的上方、高浓度P型掺杂(20)的上方、低浓度P型轻掺杂(22)上方部分及所述高浓度N型掺杂(24)的上方分别生成金属硅化物(30);/n所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极连接至连接电源,所述高浓度P型掺杂(20)上方的金属硅化物(30)引出电极作为所述栅约束硅控整流器ESD器件的阳极,所述低浓度P型轻掺杂(22)上方与所述高浓度N型掺杂(24)的上方的金属硅化物(30)相连并引出电极组成所述栅 ...
【技术特征摘要】
1.一种栅约束硅控整流器ESD器件,其特征在于,所述ESD器件包括:
半导体衬底(80);
生成于所述半导体衬底(80)中的N阱(60)和P阱(70);
高浓度N型掺杂(28)、高浓度P型掺杂(20)置于所述N阱(60)上部,低浓度P型轻掺杂(22)、高浓度N型掺杂(24)置于所述P阱(70)上部,所述低浓度P型轻掺杂(22)与所述高浓度N型掺杂(24)之间由所述P阱(70)隔离,所述低浓度P型轻掺杂(22)左侧上方及其左侧宽度为B的P阱(70)上方与所述高浓度P型掺杂(20)的右侧宽度为A的所述N阱(60)的上方放置第二浮栅(50);
在所述高浓度N型掺杂(28)的上方、高浓度P型掺杂(20)的上方、低浓度P型轻掺杂(22)上方部分及所述高浓度N型掺杂(24)的上方分别生成金属硅化物(30);
所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极连接至连接电源,所述高浓度P型掺杂(20)上方的金属硅化物(30)引出电极作为所述栅约束硅控整流器ESD器件的阳极,所述低浓度P型轻掺杂(22)上方与所述高浓度N型掺杂(24)的上方的金属硅化物(30)相连并引出电极组成所述栅约束硅控整流器ESD器件的阴极。
2.如权利要求1所述的一种栅约束硅控整流器ESD器件,其特征在于:所述低浓度P型轻掺杂(22)与所述高浓度N型掺杂(24)之间的所述P阱(70)部分的宽度为S2,于该部分P阱(70)的上方放置N型栅极(90)。
3.如权利要求2所述的一种栅约束硅控整流器ESD器件,其特征在于:所述高浓度P型掺杂(20)、所述N阱(60)以及所述P阱(70)构成等效PNP三极管结构。
4.如权利要求2所述的一种栅约束硅控整流器ESD器件,其特征在于:所述N阱(60)、P阱(70)与高浓度N型掺杂(24)构成等效NPN三极管结构。
5.如权利要求2所述的一种栅约束硅控整流器ESD器件,其特征在于:所述高浓度N型掺杂(28)左侧设置浅沟道隔离层(10),所述高浓度N型掺杂(28)、高浓度P型掺杂(20)间利用所述N阱(60)隔离,在该部分N阱上方放置第一浮栅(40)。
6.如权利要求5所述的一种栅约束硅控整流器ESD器件,其特征在于:所述ESD器件的回滞效应特性由A、B、S2以及所述低浓度P型轻掺杂(22)的宽度S1共同决...
【专利技术属性】
技术研发人员:朱天志,
申请(专利权)人:上海华力微电子有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。