Embodiments of the present disclosure may relate to a memory controller, which may include a main controller for starting a power failure of a nonvolatile memory storage device during a first period of time when operating in a first voltage range, wherein the main controller is used to start a power failure of the nonvolatile memory in response to an indication that the voltage level is below a predetermined threshold; and a sequence generator, For continuing the power failure of the memory storage device during the second period of time when operating in a second voltage range lower than the first voltage range. In some embodiments, the sequencer may include a state machine for executing a discharge sequence, wherein the state machine includes a micro action output to output the micro action command to a memory store based at least in part on the current state of the state machine. Other embodiments may be described and / or required to be protected.
【技术实现步骤摘要】
断电/掉电存储器控制器
本公开的实施例一般涉及计算机数据存储设备的领域,并且更具体地,涉及用于在断电或掉电事件之后的电压放电的设备和技术。
技术介绍
诸如NAND闪存之类的某些类型的非易失性存储器设备的电路周围的电压在断电或掉电之后以特定顺序放电,以增加电路可靠性并避免数据损坏。通常,NAND设备控制器在具有下限的电压范围内工作,这导致对在断电或掉电事件期间管理放电操作可用的时间段的相对应的限制。附图说明通过以下结合附图的详细描述将容易理解实施例。为了便于描述,相同的附图标记表示相同的结构元件。通过示例而非限制的方式在附图中示出了实施例。图1描绘了根据各种实施例的包括掉电或断电电压放电能力的非易失性存储器(NVM)设备的框图。图2是根据各种实施例的NVM设备的框图,该NVM设备可以是图1的NVM设备的实现。图3描绘了根据各种实施例的存储器控制器的一部分的框图,其示出了针对定序器的附加细节。图4描绘了根据各种实施例的定序器的框图。图5是示出了根据各种实施例的在掉电或断电事件期间的电压斜率和相关联的操作的图。图6是根据各种实施例的用于响应于掉电或断电事件从NVM存储装置释放电压的技术的流程图。图7示意性地示出了根据各种实施例的包括如本文所述的NVM设备的示例计算设备。具体实施方式本公开的实施例可以涉及用于非易失性存储器的存储器控制器,该非易失性存储器可以包括主控制器,用于当在第一电压范围中操作时,在第一时间段期间开始存 ...
【技术保护点】
1.一种存储器控制器,包括:/n主控制器,其与非易失性存储器存储装置耦合,用于当在第一电压范围内操作时,在第一时间段期间开始所述非易失性存储器存储装置的断电,其中,所述主控制器用于响应于电压电平低于预定阈值的指示而开始所述非易失性存储器存储装置的断电;以及/n定序器,其与所述非易失性存储器存储装置耦合,用于当在低于所述第一电压范围的第二电压范围内操作时,在第二时间段期间继续所述非易失性存储器存储装置的断电。/n
【技术特征摘要】
20180522 US 15/986,8041.一种存储器控制器,包括:
主控制器,其与非易失性存储器存储装置耦合,用于当在第一电压范围内操作时,在第一时间段期间开始所述非易失性存储器存储装置的断电,其中,所述主控制器用于响应于电压电平低于预定阈值的指示而开始所述非易失性存储器存储装置的断电;以及
定序器,其与所述非易失性存储器存储装置耦合,用于当在低于所述第一电压范围的第二电压范围内操作时,在第二时间段期间继续所述非易失性存储器存储装置的断电。
2.根据权利要求1所述的存储器控制器,进一步包括电压电平检测器,其与所述主控制器耦合,用于响应于所述非易失性存储器存储装置的电压电平低于所述预定阈值而生成指示符,其中,所述指示符是所述电压电平低于所述预定阈值的指示。
3.根据权利要求2所述的存储器控制器,其中,所述电压电平检测器包括在模拟电路中。
4.根据权利要求1所述的存储器控制器,其中,所述主控制器用于引导所述定序器继续所述非易失性存储器存储装置的断电。
5.根据权利要求1所述的存储器控制器,其中,所述预定阈值是第一预定阈值,所述电压电平是第一电压电平,所述指示符是第一指示符,并且所述定序器用于至少部分地基于来自所述电压电平检测器的第二指示符来继续所述非易失性存储器存储装置的断电,所述第二指示符指示所述非易失性存储器存储装置的第二电压电平低于比所述第一预定阈值更低的第二预定阈值。
6.根据权利要求1所述的存储器控制器,其中,所述定序器包括状态机,所述状态机用于执行放电序列,其中,所述状态机包括微动作输出,所述微动作输出用于至少部分地基于所述状态机的当前状态而将微动作命令输出到所述非易失性存储器存储装置。
7.根据权利要求6所述的存储器定序器,其中,所述状态机还包括:
微码存储装置;以及
字线解码器,其中,所述字线解码器用于至少部分地基于所述状态机的当前状态从所述微码存储装置中选择微码,其中,所述微动作命令至少部分地基于选择的微码。
8.根据权利要求7所述的存储器定序器,其中,所述状态机还包括与所述字线解码器耦合的内容可寻址存储器(CAM),其中,所述微动作命令响应于在所述CAM中找到匹配而基于存储在所述CAM中的命令,并且响应于在所述CAM中未找到匹配而基于来自所述微码存储装置的微码。
9.根据权利要求8所述的存储器定序器,其中,所述微码存储装置基于金属层存储装置、只读存储器(ROM)、静态随机存取存储器(SRAM)、多个锁存器或硬连线逻辑配置。
10.根据权利要求1所述的存储器控制器,还包括多路复用器,其具有与所述主控制器耦合的第一输入、与所述定序器耦合的第二输入,以及与所述非易失性存储器存储装置的控制总线耦合的输出,其中,所述多路复用器用于响应于选择信号而选择性地将所述主控制器或所述定序器耦合到所述控制总线。
11.根据权利要求1至9中任一项所述的存储器控制器,其中,所述非易失性存储器存储装置包括半导体管芯上的NAND存储器,并且所述主控制器和所述定序器位于所述半导体管芯上。
12.一种非易失性存储器装置,包括:
非易失性存储器存储装置;
非易失性存储器控制接口,其与所述非易失性存储器存储装置耦合;
定序器,其与所述非易失性存储器控制接口耦合;以及
电压电平检测器,其中,所述定序器用于响应于所述电压电平检测器检测到所述非易失性存储器装...
【专利技术属性】
技术研发人员:L·德桑蒂斯,T·瓦利,L·努比莱,R·卡尔迪纳利,M·L·加莱塞,C·拉塔罗,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。