全CMOS基准电路制造技术

本发明专利技术公开了一种全CMOS基准电路，包括：一启动电路，用于启动所述基准电路；一核心基准电路，采用自偏置结构，产生的基准电压的精度也非常高，受温度影响较小，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小。

Full CMOS reference circuit

The invention discloses a full CMOS reference circuit, which includes: a starting circuit for starting the reference circuit; a core reference circuit, which adopts a self bias structure, has a very high precision of the reference voltage and is less affected by the temperature. Because the resistance is not used in the whole circuit, the overall circuit area is very small.

【技术实现步骤摘要】
全CMOS基准电路
本专利技术涉及基准电压电路领域，尤其涉及一种全CMOS基准电路。
技术介绍
在物联网、EEPROM以及大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性。传统的方式可以采用带隙基准电路进行设计，但是其功耗都是微瓦级别的，不属于低功耗设计范畴。
技术实现思路
为克服上述现有技术存在的问题，本专利技术的主要目的在于提供一种全CMOS基准电路，其拥有低功耗和较小的硅面积等优点。为达上述及其它目的，本专利技术提供一种全CMOS基准电路，其至少包括：一启动电路，用于启动所述基准电路；一核心基准电路，采用自偏置结构，产生的基准电压的精度也非常高，受温度影响较小，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小。本专利技术提出了一种全CMOS基准电路，包括：启动电路由第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3构成；PM1管的源极和NM1管的漏极连接电源电压VDD；PM1管的栅极与PM1管的漏极和PM2管的源极相连接；PM2管的栅极与PM2管的漏极，NM2管的栅极，NM2管的漏极和NM1管的栅极相连接；NM2管的源极与NM3管的栅极和NM3管的漏极相连接；NM3管的源极接地。核心基准电路由第一二极管D1、第二二极管D2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7构成；PM3管的源极，PM4管的源极，PM5管的源极，PM6管的源极，PM7管的源极都与电源电压相连接；PM3管的栅极与PM3管的漏极，PM4管的栅极，PM5管的栅极，PM6管的栅极，PM7管的栅极和NM4管的漏极相连接；PM4管的漏极与PM8管的源极和PM9管的源极相连接；PM5管的漏极与NM5管的漏极，NM5管的栅极，NM4管的栅极和NM1管的源极相连接；PM6管的漏极与PM10管的栅极，NM5管的源极，二极管D2的阳极和PM9管的栅极相连接；PM7管的漏极与PM10管的源极和PM11管的源极相连接；NM4管的源极与二极管D1的阳极和PM8管的栅极相连接；PM9管的漏极与NM6管的漏极，NM6管的栅极和NM7管的栅极相连接；PM11管的栅极与PM11管的漏极和NM7管的漏极相连接，其节点作为基准电压VREF的输出端；二极管D1的阴极，PM8管的漏极，NM6管的源极，二极管D2的阴极，PM10管的漏极和NM7管的源极都接地。附图说明构成本申请的一部分的附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为本专利技术一种全CMOS基准电路图。具体实施方式结合图1所示，在下面的实施例中，所述全CMOS基准电路，其至少包括：一启动电路，用于启动所述基准电路；一核心基准电路，采用自偏置结构，产生的基准电压的精度也非常高，受温度影响较小，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小。所述启动电路由第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3构成；PM1管、PM2管、NM2管和NM3管都是二极管连法，当电路施加电源电压，核心基准电路又没有启动时，NM1管导通，拉高NM4管的栅极电压，NM4管导通，核心基准电路启动；当核心基准电路开始工作，NM4管的栅极到地的电压足够大到关闭NM1管，启动电路也关闭，从而启动电路也就完成了启动工作。所述核心基准电路由第一二极管D1、第二二极管D2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6和第七NMOS管NM7构成；二极管D1和二极管D2之间的电压差主要由PM8管和PM9管产生；PM8管和PM9管，PM10管和PM11管作为两对差分对，PM8管和PM9管呈现正温度特性，PM10管和PM11管呈现负温度特性，作温度补偿；其中，PM11管的纵横比大于PM10管，PM9管的纵横比大于PM8管，通过电流镜NM6管和NM7管，电流从差分对PM8管和PM9管传递放大到差分对PM10管和PM11管；PM10管和PM11管工作在饱和区。二极管D1和二极管D2可以由晶体管代替，栅极、源极和漏极相连作为二极管阳极，衬底作为二极管阴极。本专利技术提出了一种无阻抗的全CMOS基准电路，与其他电路相比，电路中不利用BJT，结构更简单。该电路采用0.18μmCMOS工艺设计，整个电路面积为0.2mm2，在-20℃到70℃温度范围内，输出电压变化为5.6mV，精度比较高。虽然本专利技术利用具体的实施例进行说明，但是对实施例的说明并不限制本专利技术的范围。本领域内的熟练技术人员通过参考本专利技术的说明，在不背离本专利技术的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种全COMS基准电路，其特征在于，包括：/n一启动电路，用于启动所述基准电路；一核心基准电路，采用自偏置结构，产生的基准电压的精度也非常高，受温度影响较小，整个电路中没有采用电阻，所以总体电路的面积也非常小。/n

【技术特征摘要】
1.一种全COMS基准电路，其特征在于，包括：
一启动电路，用于启动所述基准电路；一核心基准电路，采用自偏置结构，产生的基准电压的精度也非常高，受温度影响较小，整个电路中没有采用电阻，所以总体电路的面积也非常小。


2.如权利要求1所述的全COMS基准电路，其特征在于：所述启动电路由第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2和第三NMOS管NM3构成；PM1管的源极和NM1管的漏极连接电源电压VDD；PM1管的栅极与PM1管的漏极和PM2管的源极相连接；PM2管的栅极与PM2管的漏极，NM2管的栅极，NM2管的漏极和NM1管的栅极相连接；NM2管的源极与NM3管的栅极和NM3管的漏极相连接；NM3管的源极接地。


3.如权利要求1所述的全COMS基准电路，其特征在于：所述核心基准电路由第一二极管D1、第二二极管D2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第...

【专利技术属性】
技术研发人员：陈磊，
申请(专利权)人：丹阳恒芯电子有限公司，
类型：发明
国别省市：江苏;32