具有掉电锁存功能的电平转换电路制造技术

本实用新型专利技术提供了一种具有掉电锁存功能的电平转换电路，不同电压域的内部电源电压和转换电源电压，所述具有掉电锁存功能的电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器及第二反相器；所述第一反相器的电源端连接至所述内部电源电压，所述第一反相器的接地端连接至接地；所述第二反相器的电源端连接至所述转换电源电压，所述第二反相器的接地端连接至接地。与相关技术相比，本实用新型专利技术的具有掉电锁存功能的电平转换电路的内部电源掉电之后信号能够很好锁存，且电路结构简单易于拓展。

The level conversion circuit with the function of power-off latch

The utility model provides a level conversion circuit with a drop latch function, internal power supply voltage and conversion power supply voltage of different voltage fields, the level conversion circuit with a drop latch function includes a first transistor, a second transistor, a third transistor, a fourth transistor, a fifth transistor, a first inverter and a second inverter; the electricity of the first inverter The source terminal is connected to the internal power supply voltage, the ground terminal of the first inverter is connected to the ground; the power terminal of the second inverter is connected to the conversion power supply voltage, and the ground terminal of the second inverter is connected to the ground. Compared with the related technology, the internal power supply of the level conversion circuit with the power-off locking function of the utility model can be well locked after power failure, and the circuit structure is simple and easy to expand.

【技术实现步骤摘要】
具有掉电锁存功能的电平转换电路
本技术涉及电子电路
，尤其涉及一种具有掉电锁存功能的电平转换电路。
技术介绍
目前，随着智能手机、可穿戴装置、电动工具、无人机等可移动设备的发展，多电源域的芯片需求越来越多。其中，芯片级系统(SystemonChip，简称SOC)的电路具有不同的模块和IO接口，不同的模块和IO接口所需要的电压不一样不能直接进行信号交换，直接造成电路内部常常出现输入/输出逻辑不协调的问题，比如数字电路和模拟电路供电电压的不一样也导致芯片具有多电压域；另外，与芯片外部连接的各种设备的电压需求不同，导致一颗芯片具有两个甚至更多电压域，比如一颗芯片内部供电为1.8V，而外部通讯接口需要3.3V。因此需要进行电平转换。所以设计出具有掉电锁存功能的电平转换电路，广泛应用在不同电平模块之间，具有掉电锁存功能的电平转换电路即是用于将低电压域所对应的高电平信号及低电平信号转换成高电压域对应的高电平信号及低电平信号，或相反的一种电子电路。如图1所示，相关技术的电平转换电路，该电平转换电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第一反相器INV1以及第二反相器INV2；输入信号DATAIN和所述第一反相器INV1工作于内部电源电压VDD1的电压域；所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4、所述第二反相器INV2以及输出信号DATAOUT工作于转换电源电压VDD2的电压域。在实际工作中，工作于所述内部电源电压VDD1的电压域的所述输入信号DATAIN通过该电平转换电路转换为工作于所述转换电源电压VDD2的电压域的所述输出信号DATAOUT。然而，当所述电平转换电路的所述内部电源电压VDD1掉电后，所述第一晶体管M1和所述第三晶体管M3截止，所述第二晶体管M2和所述第四晶体管M4无法保存原来的信号而处于不定态，从而导致所述输出信号DATAOUT的信号错误。所以，所述的电平转换电路在所述内部电源电压VDD1掉电之后不能很好的锁存其掉电之前的信号，导致所述内部电源电压VDD1掉电之后芯片出现错误。因此，实有必要提供一种新的具有掉电锁存功能的电平转换电路解决上述问题。
技术实现思路
针对以上现有技术的不足，本技术提出一种内部电源掉电之后信号能够很好锁存，且电路结构简单易于拓展的具有掉电锁存功能的电平转换电路。为了解决上述技术问题，本技术提供了一种具有掉电锁存功能的电平转换电路，包括不同电压域的内部电源电压和转换电源电压，所述具有掉电锁存功能的电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器及第二反相器；所述第一晶体管的栅极作为信号输入端并连接至所述第一反相器的输入端,所述第一晶体管的源极连接至接地，所述第一晶体管的漏极分别连接至所述第二晶体管的源极、所述第四晶体管的漏极、所述第五晶体管的漏极以及所述第二反相器的输入端；所述第二晶体管的栅极连接至所述第一反相器的输出端，所述第二晶体管的漏极连接至所述第三晶体管的漏极；所述第三晶体管的栅极连接至接地，所述第三晶体管的源极连接至所述转换电源电压；所述第四晶体管的源极连接至接地，所述第四晶体管的栅极分别连接至所述第五晶体管的栅极和所述第二反相器的输出端，并作为信号输出端；所述第一反相器的电源端连接至所述内部电源电压，所述第一反相器的接地端连接至接地；所述第二反相器的电源端连接至所述转换电源电压，所述第二反相器的接地端连接至接地。优选的，所述第一晶体管、所述第二晶体管及所述第四晶体管均为NMOS管，所述第三晶体管和所述第五晶体管均为PMOS管。优选的，所述第一晶体管、所述第二晶体管及所述第四晶体管的尺寸大小相同，所述第三晶体管和所述第五晶体管的尺寸大小相同。优选的，所述第一反相器和所述第二反相器的尺寸大小相同。优选的，所述内部电源电压的电压值高于所述转换电源电压的电压值。优选的，所述内部电源电压的电压值低于所述转换电源电压的电压值。与相关技术相比，本技术的具有掉电锁存功能的电平转换电路通过所述信号输入端与所述第一反相器分别控制所述第一晶体管和所述第二晶体管的导通或截止，并所述第一反相器、所述第一晶体管、所述第二晶体管以及所述第三晶体管共同组成缓冲电路，以实现输入信号从所述内部电源电压的电压域转换为所述转换电源电压的电压域；所述第四晶体管、所述第五晶体管及所述第二反相器共同组成存储单元电路且工作于所述转换电源电压的电压域，以实现信号锁存的作用。所述具有掉电锁存功能的电平转换电路将实现电平转换功能的所述缓冲电路和实现信号锁存的所述存储单元电路分开，在所述内部电源电压掉电时，所述存储单元电路不受所述内部电源电压影响，可以将信号锁存并实现输出信号维持原输出信号，从而保证信号不丢失。附图说明下面结合附图详细说明本技术。通过结合以下附图所作的详细描述，本技术的上述或其他方面的内容将变得更清楚和更容易理解。附图中：图1为相关技术的电平转换电路的电路图；图2为本技术具有掉电锁存功能的电平转换电路的电路图；图3为图2中关键节点波形图。具体实施方式下面结合附图详细说明本技术的具体实施方式。在此记载的具体实施方式/实施例为本技术的特定的具体实施方式，用于说明本技术的构思，均是解释性和示例性的，不应解释为对本技术实施方式及本技术范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本技术的保护范围之内。请参图2所示，本技术提供了一种具有掉电锁存功能的电平转换电路100，包括不同电压域的内部电源电压VDD1和转换电源电压VDD2、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第一反相器INV1以及第二反相器INV2。在本实施方式中，所述的各元器件之间的连接均为电连接。具体的，所述具有掉电锁存功能的电平转换电路100连接关系为：所述第一晶体管M1的栅极作为信号输入端DATAIN并连接至所述第一反相器INV1的输入端,所述第一晶体管M1的源极连接至接地GND，所述第一晶体管M1的漏极分别连接至所述第二晶体管M2的源极、所述第四晶体管M4的漏极、所述第五晶体管M5的漏极以及所述第二反相器INV2的输入端。所述第二晶体管M2的栅极连接至所述第一反相器INV1的输出端，所述第二晶体管M2的漏极连接至所述第三晶体管M3的漏极。所述第三晶体管M3的栅极连接至接地GND，所述第三晶体管M3的源极连接至所述转换电源电压VDD2。所述第四晶体管M4的源极连接至接地GND，所述第四晶体管M4的栅极分别连接至所述第五晶体管M5的栅极和所述第二反相器INV本文档来自技高网...

【技术保护点】
1.一种具有掉电锁存功能的电平转换电路，包括不同电压域的内部电源电压和转换电源电压，其特征在于，所述具有掉电锁存功能的电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器及第二反相器；/n所述第一晶体管的栅极作为信号输入端并连接至所述第一反相器的输入端,所述第一晶体管的源极连接至接地，所述第一晶体管的漏极分别连接至所述第二晶体管的源极、所述第四晶体管的漏极、所述第五晶体管的漏极以及所述第二反相器的输入端；/n所述第二晶体管的栅极连接至所述第一反相器的输出端，所述第二晶体管的漏极连接至所述第三晶体管的漏极；/n所述第三晶体管的栅极连接至接地，所述第三晶体管的源极连接至所述转换电源电压；/n所述第四晶体管的源极连接至接地，所述第四晶体管的栅极分别连接至所述第五晶体管的栅极和所述第二反相器的输出端，并作为信号输出端；/n所述第一反相器的电源端连接至所述内部电源电压，所述第一反相器的接地端连接至接地；/n所述第二反相器的电源端连接至所述转换电源电压，所述第二反相器的接地端连接至接地。/n

【技术特征摘要】
1.一种具有掉电锁存功能的电平转换电路，包括不同电压域的内部电源电压和转换电源电压，其特征在于，所述具有掉电锁存功能的电平转换电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一反相器及第二反相器；
所述第一晶体管的栅极作为信号输入端并连接至所述第一反相器的输入端,所述第一晶体管的源极连接至接地，所述第一晶体管的漏极分别连接至所述第二晶体管的源极、所述第四晶体管的漏极、所述第五晶体管的漏极以及所述第二反相器的输入端；
所述第二晶体管的栅极连接至所述第一反相器的输出端，所述第二晶体管的漏极连接至所述第三晶体管的漏极；
所述第三晶体管的栅极连接至接地，所述第三晶体管的源极连接至所述转换电源电压；
所述第四晶体管的源极连接至接地，所述第四晶体管的栅极分别连接至所述第五晶体管的栅极和所述第二反相器的输出端，并作为信号输出端；
所述第一反相器的电源端连接至所述内部电源电压，所述第一反相器的接地端连接至接地；
所述第二反相器的电源端...

【专利技术属性】
技术研发人员：李经珊，
申请(专利权)人：深圳市思远半导体有限公司，
类型：新型
国别省市：广东;44