像素电路及其驱动方法、显示面板以及电子设备技术

本发明专利技术公开了一种像素电路及其驱动方法、显示面板以及电子设备，像素电路包括：第一驱动线、第二驱动线、数据线和感测线；第一像素子电路，第一像素子电路位于像素阵列的奇数行，第一像素子电路包括第一写入单元、第一感测单元和第一驱动单元；第二像素子电路，第二像素子电路位于像素阵列的偶数行，第二像素子电路包括第二写入单元、第二感测单元和第二驱动单元；其中，第一写入单元与第二感测单元连接第一驱动线，以在第一驱动线的控制下同时开启或关闭，第二写入单元与第一感测单元连接第二驱动线，以在第二驱动线的控制下同时开启或关闭。由此，每个像素子电路需要一条栅极驱动线，可减少栅极驱动电路输出端的个数，进而减小显示面板的边框。

Pixel circuit and its driving method, display panel and electronic equipment

The invention discloses a pixel circuit and its driving method, a display panel and an electronic device. The pixel circuit includes: a first driving line, a second driving line, a data line and a sensing line; a first pixel sub circuit, wherein the first pixel sub circuit is located in an odd number of lines of the pixel array, and the first pixel sub circuit includes a first writing unit, a first sensing unit and a first driving unit; a second image The second pixel sub circuit includes a second writing unit, a second sensing unit and a second driving unit, wherein the first writing unit and the second sensing unit are connected with a first driving line to turn on or off simultaneously under the control of the first driving line, and the second writing unit and the first sensing unit are connected with a second driving line To turn on or off simultaneously under the control of the second drive line. Thus, each pixel sub-circuit needs a grid driving line, which can reduce the number of output terminals of the grid driving circuit and further reduce the frame of the display panel.

【技术实现步骤摘要】
像素电路及其驱动方法、显示面板以及电子设备
本专利技术涉及显示
，特别涉及一种像素电路、一种显示面板、一种电子设备以及一种像素电路的驱动方法。
技术介绍
在显示领域特别是OLED(OrganicLight-EmittingDiode，有机发光二极管)显示中，GOA(GateDriverOnArray，阵列基板行驱动)电路是减少panel不良和降低成本的有效手段。相关技术中，OLED像素多以3T1C结构为主，每个像素需要两条栅极驱动线，如图1所示，对应的GOA电路需要有两个输出端OUTA’和OUTB’，结构比较复杂。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的第一个目的在于提出一种像素电路，以减少栅极驱动电路输出端的个数，减小显示面板的边框。本专利技术的第二个目的在于提出一种显示面板。本专利技术的第三个目的在于提出一种电子设备。本专利技术的第四个目的在于提出一种像素电路的驱动方法。为达上述目的，本专利技术第一方面实施例提出一种像素电路，包括第一驱动线、第二驱动线、数据线和感测线；第一像素子电路，所述第一像素子电路位于像素阵列的奇数行，所述第一像素子电路包括第一写入单元、第一感测单元和第一驱动单元，所述第一写入单元与所述数据线相连，所述第一感测单元与所述感测线相连，所述第一驱动单元与第一发光单元相连以驱动所述第一发光单元发光，其中，所述像素阵列以所述像素电路为单位构造；第二像素子电路，所述第二像素子电路位于所述像素阵列的偶数行，所述第二像素子电路包括第二写入单元、第二感测单元和第二驱动单元，所述第二写入单元与所述数据线相连，所述第二感测单元与所述感测线相连，所述第二驱动单元与第二发光单元相连以驱动所述第二发光单元发光；其中，所述第一写入单元与所述第二感测单元连接所述第一驱动线，以在所述第一驱动线的控制下同时开启或关闭，所述第二写入单元与所述第一感测单元连接所述第二驱动线，以在所述第二驱动线的控制下同时开启或关闭。根据本专利技术实施例提出的像素电路，包括第一驱动线、第二驱动线、数据线、感测线、第一像素子电路和第二像素子电路，第一像素子电路位于像素阵列的奇数行，第一像素子电路包括第一写入单元、第一感测单元和第一驱动单元，第一写入单元与数据线相连，第一感测单元与感测线相连，第一驱动单元与第一发光单元相连以驱动第一发光单元发光，，其中，像素阵列以像素电路为单位构造，第二像素子电路位于像素阵列的偶数行，第二像素子电路包括第二写入单元、第二感测单元和第二驱动单元，第二写入单元与数据线相连，第二感测单元与感测线相连，第二驱动单元与第二发光单元相连以驱动第二发光单元发光，其中，第一写入单元与第二感测单元连接第一驱动线，以在第一驱动线的控制下同时开启或关闭，第二写入单元与第一感测单元连接第二驱动线，以在第二驱动线的控制下同时开启或关闭。由此，本专利技术实施例的像素电路，通过将第一像素子电路中的第一写入单元与第二像素子电路中的第二感测单元连接在一条驱动线上，第二像素子电路中的第二写入单元与第一像素子电路中的第一感测单元连接在另一条驱动线上，使得每个像素子电路需要一条栅极驱动线，从而，可减少栅极驱动电路输出端的个数，进而减小显示面板的边框。另外，根据本专利技术上述实施例的像素电路还可以具有如下附加的技术特征：根据本专利技术的一个实施例，所述第一写入单元的第一端与所述数据线相连，所述第一写入单元的控制端与所述第一驱动线相连，所述第一感测单元的第一端与所述感测线相连，所述第一感测单元的控制端与所述第二驱动线相连，所述第一驱动单元的控制端与所述第一写入单元的第二端相连，所述第一驱动单元的第一端与第一电源相连，所述第一驱动单元的第二端与所述第一感测单元的第二端相连，所述第一驱动单元的第二端还与所述第一发光单元相连；所述第二写入单元的第一端与所述数据线相连，所述第二写入单元的控制端与所述第二驱动线相连，所述第二感测单元的第一端与所述感测线相连，所述第二感测单元的控制端与所述第一驱动线相连，所述第二驱动单元的控制端与所述第二写入单元的第二端相连，所述第二驱动单元的第一端与所述第一电源相连，所述第二驱动单元的第二端与所述第二感测单元的第二端相连，所述第二驱动单元的第二端还与所述第二发光单元相连。根据本专利技术的一个实施例，所述第一写入单元包括第一写入晶体管，所述第一写入晶体管的第一端与所述数据线相连，所述第一写入晶体管的控制端与所述第一驱动线相连，所述第一写入晶体管的第二端与所述第一驱动单元的控制端相连；所述第二写入单元包括第二写入晶体管，所述第二写入晶体管的第一端与所述数据线相连，所述第二写入晶体管的控制端与所述第二驱动线相连，所述第二写入晶体管的第二端与所述第二驱动单元的控制端相连。根据本专利技术的一个实施例，所述第一感测单元包括第一感测晶体管，所述第一感测晶体管的第一端与所述第一驱动单元的第二端相连，所述第一感测晶体管的第二端与所述感测线相连，所述第一感测晶体管的控制端与所述第二驱动线相连；所述第二感测单元包括第二感测晶体管，所述第二感测晶体管的第一端与所述第二驱动单元的第二端相连，所述第二感测晶体管的第二端与所述感测线相连，所述第二感测晶体管的控制端与所述第一驱动线相连。根据本专利技术的一个实施例，所述第一驱动单元包括第一驱动晶体管和第一存储电容，所述第一驱动晶体管的第一端与第一电源相连，所述第一驱动晶体管的第二端与所述第一发光单元的一端相连，所述第一发光单元的另一端与第二电源相连，所述第一驱动晶体管的控制端与所述第一写入单元相连，所述第一存储电容的一端与所述第一驱动晶体管的控制端相连，所述第一存储电容的另一端与所述第一驱动晶体管的第二端相连；所述第二驱动单元包括第二驱动晶体管和第二存储电容，所述第二驱动晶体管的第一端与所述第一电源相连，所述第二驱动晶体管的第二端与所述第二发光单元的一端相连，所述第二发光单元的另一端与所述第二电源相连，所述第二驱动晶体管的控制端与所述第二写入单元相连，所述第二存储电容的一端与所述第二驱动晶体管的控制端相连，所述第二存储电容的另一端与所述第二驱动晶体管的第二端相连。根据本专利技术的一个实施例，所述第一驱动线和所述第二驱动线分别与栅极驱动电路中相邻两行的栅极驱动单元的输出端相连。为达上述目的，本专利技术第二方面实施例提出一种显示面板，包括像素阵列，其中，所述像素阵列以如本专利技术第一方面实施例所述的像素电路为单位构造。根据本专利技术实施例提出的显示面板，通过设置的像素阵列，将第一像素子电路中的第一写入单元与第二像素子电路中的第二感测单元连接在一条驱动线上，第二像素子电路中的第二写入单元与第一像素子电路中的第一感测单元连接在另一条驱动线上，使得每个像素子电路需要一条栅极驱动线，从而，可减少栅极驱动电路输出端的个数，进而减小显示面板的边框。另外，根据本专利技术上述实施例的显示面板还可以具有如下附加的技术特征：根据本专利技术的一个实施例，所述像素电路中的第一像素子电路位于所述像素阵列的奇数行，所述像素电路中的第二像素子电路位于本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：/n第一驱动线、第二驱动线、数据线和感测线；/n第一像素子电路，所述第一像素子电路位于像素阵列的奇数行，所述第一像素子电路包括第一写入单元、第一感测单元和第一驱动单元，所述第一写入单元与所述数据线相连，所述第一感测单元与所述感测线相连，所述第一驱动单元与第一发光单元相连以驱动所述第一发光单元发光，其中，所述像素阵列以所述像素电路为单位构造；/n第二像素子电路，所述第二像素子电路位于所述像素阵列的偶数行，所述第二像素子电路包括第二写入单元、第二感测单元和第二驱动单元，所述第二写入单元与所述数据线相连，所述第二感测单元与所述感测线相连，所述第二驱动单元与第二发光单元相连以驱动所述第二发光单元发光；/n其中，所述第一写入单元与所述第二感测单元连接所述第一驱动线，以在所述第一驱动线的控制下同时开启或关闭，所述第二写入单元与所述第一感测单元连接所述第二驱动线，以在所述第二驱动线的控制下同时开启或关闭。/n

【技术特征摘要】
1.一种像素电路，其特征在于，包括：
第一驱动线、第二驱动线、数据线和感测线；
第一像素子电路，所述第一像素子电路位于像素阵列的奇数行，所述第一像素子电路包括第一写入单元、第一感测单元和第一驱动单元，所述第一写入单元与所述数据线相连，所述第一感测单元与所述感测线相连，所述第一驱动单元与第一发光单元相连以驱动所述第一发光单元发光，其中，所述像素阵列以所述像素电路为单位构造；
第二像素子电路，所述第二像素子电路位于所述像素阵列的偶数行，所述第二像素子电路包括第二写入单元、第二感测单元和第二驱动单元，所述第二写入单元与所述数据线相连，所述第二感测单元与所述感测线相连，所述第二驱动单元与第二发光单元相连以驱动所述第二发光单元发光；
其中，所述第一写入单元与所述第二感测单元连接所述第一驱动线，以在所述第一驱动线的控制下同时开启或关闭，所述第二写入单元与所述第一感测单元连接所述第二驱动线，以在所述第二驱动线的控制下同时开启或关闭。


2.根据权利要求1所述的像素电路，其特征在于，
所述第一写入单元的第一端与所述数据线相连，所述第一写入单元的控制端与所述第一驱动线相连，所述第一感测单元的第一端与所述感测线相连，所述第一感测单元的控制端与所述第二驱动线相连，所述第一驱动单元的控制端与所述第一写入单元的第二端相连，所述第一驱动单元的第一端与第一电源相连，所述第一驱动单元的第二端与所述第一感测单元的第二端相连，所述第一驱动单元的第二端还与所述第一发光单元相连；
所述第二写入单元的第一端与所述数据线相连，所述第二写入单元的控制端与所述第二驱动线相连，所述第二感测单元的第一端与所述感测线相连，所述第二感测单元的控制端与所述第一驱动线相连，所述第二驱动单元的控制端与所述第二写入单元的第二端相连，所述第二驱动单元的第一端与所述第一电源相连，所述第二驱动单元的第二端与所述第二感测单元的第二端相连，所述第二驱动单元的第二端还与所述第二发光单元相连。


3.根据权利要求2所述的像素电路，其特征在于，
所述第一写入单元包括第一写入晶体管，所述第一写入晶体管的第一端与所述数据线相连，所述第一写入晶体管的控制端与所述第一驱动线相连，所述第一写入晶体管的第二端与所述第一驱动单元的控制端相连；
所述第二写入单元包括第二写入晶体管，所述第二写入晶体管的第一端与所述数据线相连，所述第二写入晶体管的控制端与所述第二驱动线相连，所述第二写入晶体管的第二端与所述第二驱动单元的控制端相连。


4.根据权利要求2所述的像素电路，其特征在于，
所述第一感测单元包括第一感测晶体管，所述第一感测晶体管的第一端与所述第一驱动单元的第二端相连，所述第一感测晶体管的第二端与所述感测线相连，所述第一感测晶体管的控制端与所述第二驱动线相连；
所述第二感测单元包括第二感测晶体管，所述第二感测晶体管的第一端与所述第二驱动单元的第二端相连，所述第二感测晶体管的第二端与所述感测线相连，所述第二感测晶体管的控制端与所述第一驱动线相连。


5.根据权利要求2所述的像素电路，其特征在于，
所述第一驱动单元包括第一驱动晶体管和第一存储电容，所述第一驱动晶体管的第一端与第一电源相连，所述第一驱动晶体管的第二端与所述第一发光单元的一端相连，所述第一发光单元的另一端与第二电源相连，所述第一驱动晶体管的控制端与所述第一写入单元相连，所述第一存储电容的一端与所述第一驱动晶体管的控制端相连，所述第一存储电容的另一端与所述第一驱动晶体管的第二端相连；
所述第二驱动单元包括第二驱动晶体管和第二存储电容，所述第二驱动晶体管的第一端与所述第一电源相连，所述第二驱动晶体管的第二端与所述第二发光单元的一端相连，所述第二发光单元的另一端与所述第二电源相连，所述第二驱动晶体管的控制端与所述第二写入单元相连，所述第二存储电容的一端与所述第二驱动晶体管的控制端相连，所述第二存储电容的另一端与所述第二驱动晶体管的第二端相连。


6.根据权利要求1-5中任一项所述的像素电路，其特征在于，所述第一驱动线和所述第二驱动线分别与栅极驱动电路中相邻两行的栅极驱动单元的输出端相连。


7.一种显示面板，其特征在于，包括像素阵列，其中，所述像素阵列以如权利要求1-6中任一项所述的像素电路为单位构造。


8.根据权利要求7所述的显示面板，其特征在于，所述像素电路中的第一像素子电路位于所述像素阵列的奇数行，所述像素电路中的第二像素子电路位于所述像素阵列的偶数行。


9.一种电子设备，其特征在于，包括根据权利要求7或8所述...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方卓印科技有限公司，
类型：发明
国别省市：北京;11