固态储存装置中已抹除区块的再验证方法制造方法及图纸

本发明专利技术公开了一种固态储存装置中已抹除区块的再验证方法，包括下列步骤：针对一选定区块发出一抹除指令至该阵列控制电路；于收到一抹除完成信息后，判断该区块是否符合一设定条件；当该选定区块符合该设定条件时，将该选定区块记录为一好的区块；以及当该选定区块未符合该设定条件时，进行一选定区块再确认程序；其中，于该选定区块再确认程序中，读取该选定区块中的数据，并根据非抹除状态的记忆胞数目来将该选定区块记录为该好的区块或者一缺陷区块。

Revalidation of erased blocks in solid state storage

The invention discloses a revalidation method of erased block in solid-state storage device, which comprises the following steps: sending a erasing instruction to the array control circuit for a selected block; judging whether the block meets a set condition after receiving a erasing completion information; recording the selected block as a good block when the selected block meets the set condition; and When the selected block does not meet the set conditions, a selected block re confirmation program is carried out; in the selected block re confirmation program, the data in the selected block is read, and the selected block is recorded as the good block or a defective block according to the number of memory cells in the non erasing state.

【技术实现步骤摘要】
固态储存装置中已抹除区块的再验证方法
本专利技术是有关于一种固态储存装置的控制方法，且特别是有关于一种固态储存装置中已抹除区块的再验证方法。
技术介绍
众所周知，固态储存装置(SolidStateStorageDevice)已经非常广泛的应用于各种电子产品，例如SD卡、固态硬盘等等。固态储存装置中包括一非挥发性记忆体(non-volatilememory)。当数据写入非挥发性记忆体后，一旦固态储存装置的电源被关闭，数据仍可保存在非挥发性记忆体中。快闪记忆体(flashmemory)为目前使用量最大的一种非挥发性记忆体，而快闪记忆体中又以反及闸快闪记忆体(NANDflashmemory)的容量最大。请参照图1，其所绘示为固态储存装置示意图。固态储存装置10包括：界面控制电路101以及非挥发性记忆体105。其中，非挥发性记忆体105中更包含记忆胞阵列(memorycellarray)109和阵列控制电路(arraycontrolcircuit)111。固态储存装置10经由一外部总线12连接至主机(host)14，其中外部总线12可为USB总线、SATA总线、PCIe总线、M.2总线或者U.2总线等等。再者，界面控制电路101经由一内部总线113连接至非挥发性记忆体105，用以根据主机14所发出的写入命令进一步操控阵列控制电路111，将主机14的写入数据存入记忆胞阵列109，以及根据主机14所发出的读取命令进一步操控阵列控制电路111，使得阵列控制电路111由记忆胞阵列109中取得读取数据，经由界面控制电路101传递至主机14。基本上，界面控制电路101中有一组预设读取电压组(defaultreadvoltageset)。于读取周期(readcycle)时，界面控制电路101经由内部总线113，传送操作指令到非挥发性记忆体105内的阵列控制电路111，令其利用此预设读取电压组来读取非挥发性记忆体105中记忆胞阵列109之前所存入的数据。再者，界面控制电路101中的错误校正码电路(简称ECC电路)104用来更正读取数据中的错误位元(errorbits)，并且于更正完成后将正确的读取数据传递至主机14。详细说明如下：根据每个记忆胞所储存的数据量，可进一步区分为每个记忆胞储存一位元的单层记忆胞(Single-LevelCell，简称SLC记忆胞)、每个记忆胞储存二位元的多层记忆胞(Multi-LevelCell，简称MLC记忆胞)、每个记忆胞储存三位元的三层记忆胞(Triple-LevelCell，简称TLC记忆胞)以及每个记忆胞储存四位元的四层记忆胞(Quad-LevelCell，简称QLC记忆胞)。因此，记忆胞阵列109可为SLC记忆胞阵列、MLC记忆胞阵列、TLC记忆胞阵列或者QLC记忆胞阵列。在记忆胞阵列109里，每个记忆胞内皆包括一浮动栅极晶体管(floatinggatetransistor)，而阵列控制电路111可控制热载子(hotcarrier)注入浮动栅极(floatinggate)的数量，来控制浮动栅极晶体管的储存状态。换言之，一个记忆胞内的浮动栅极晶体管可记录二种储存状态即为SLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录四种储存状态即为MLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录八种储存状态即为TLC记忆胞；一个记忆胞内的浮动栅极晶体管可记录十六种储存状态即为QLC记忆胞。请参照图2，其所绘示为理想状态下的TLC记忆胞储存状态示意图。TLC记忆胞可以根据热载子的注入量而呈现八个储存状态“Erase”与“A”～“G”。在未注入热载子时，记忆胞可视为储存状态“Erase”，而根据热载子注入浮动栅极的多寡，可再区分储存状态“A”～“G”。由图2可知，储存状态“G”的记忆胞具有较高的临限电压，储存状态“Erase”的记忆胞具有较低的临限电压。举例来说，记忆胞储存“111”的数据即视为储存状态“Erase”，记忆胞储存“011”的数据即视为储存状态“A”，记忆胞储存“001”的数据即视为储存状态“B”，记忆胞储存“101”的数据即视为储存状态“C”，记忆胞储存“100”的数据即视为储存状态“D”，记忆胞储存“000”的数据即视为储存状态“E”，记忆胞储存“010”的数据即视为储存状态“F”，记忆胞储存“110”的数据即视为储存状态“G”。一般而言，于编程周期(programcycle)时，若将多个记忆胞编程为相同的储存状态时，并非每个记忆胞的临限电压都会相同，而是会呈现一分布曲线(distributioncurve)，且其分布曲线可对应至一中位临限电压。由图2可知，储存状态“Erase”的中位临限电压为Ver，储存状态“A”的中位临限电压为Va，储存状态“B”的中位临限电压为Vb，储存状态“C”的中位临限电压为Vc，储存状态“E”的中位临限电压为Ve，储存状态“F”的中位临限电压为Vf，储存状态“G”的中位临限电压为Vg。举例来说，在统计储存状态“A”的所有记忆胞的临限电压后，中位临限电压Va的记忆胞数目最多。在图2中，根据TLC记忆胞中的八个储存状态的分布曲线可决定一个预设读取电压组，此预设读取电压组中包括七个读取电压Vra～Vrg。也就是说，于读取周期(readcycle)时，界面控制电路101即提供预设读取电压组中的读取电压Vra～Vrg至阵列控制电路111，以检测记忆胞阵列109中TLC记忆胞的储存状态。于读取周期时，阵列控制电路111至少需要进行三次读取步骤(readstep)后才能判定TLC记忆胞的储存状态。以下以读取储存状态“C”的TLC记忆胞来进行说明。在第一读取步骤时，阵列控制电路111提供读取电压Vrd至记忆胞阵列109，临限电压小于读取电压Vrd而被开启的TLC记忆胞则被判定为储存状态“Erase”、“A”、“B”或“C”。反之，临限电压大于读取电压Vrd而无法被开启的TLC记忆胞被判定为储存状态“D”、“E”、“F”或“G”。在第二读取步骤时，阵列控制电路111提供读取电压Vrb至记忆胞阵列109，临限电压大于读取电压Vrb而无法被开启的TLC记忆胞被判定为储存状态“B”或“C”。反之，临限电压小于读取电压Vrb而被开启的TLC记忆胞则被判定为储存状态“Erase”或“A”。在第三读取步骤时，阵列控制电路111提供读取电压Vrc至记忆胞阵列109，临限电压大于读取电压Vrc而无法被开启的TLC记忆胞被判定为储存状态“C”。反之，临限电压小于读取电压Vrc而被开启的TLC记忆胞则被判定为储存状态“B”。由以上说明可知，预设读取电压组中的八个读取电压Vra～Vrg是用来决定TLC记忆胞储存状态的重要依据，而在读取周期的三次读取步骤中，会由八个读取电压中选择三个读取电压来决定TLC记忆胞的储存状态。同理，针对SLC记忆胞，利用预设读取电压组中的一个读取电压并进行一次读取步骤即可判断出SLC记忆胞的二种储存状态。针对MLC记忆胞，运用预设读取电压组的三个读取电压，并选择其中的二个本文档来自技高网...

【技术保护点】
1.一种固态储存装置中已抹除区块的再验证方法，其特征在于，该固态储存装置包括一界面控制电路与一非挥发性记忆体，且该非挥发性记忆体包括一阵列控制电路与一记忆胞阵列，其中已抹除区块的再验证方法，包括下列步骤：/n针对一选定区块发出一抹除指令至该阵列控制电路；/n于收到一抹除完成信息后，判断该区块是否符合一设定条件；/n当该选定区块符合该设定条件时，将该选定区块记录为一好的区块；以及/n当该选定区块未符合该设定条件时，进行一选定区块再确认程序；/n其中，于该选定区块再确认程序中，读取该选定区块中的数据，并根据非抹除状态的记忆胞数目来将该选定区块记录为该好的区块或者一缺陷区块。/n

【技术特征摘要】
1.一种固态储存装置中已抹除区块的再验证方法，其特征在于，该固态储存装置包括一界面控制电路与一非挥发性记忆体，且该非挥发性记忆体包括一阵列控制电路与一记忆胞阵列，其中已抹除区块的再验证方法，包括下列步骤：
针对一选定区块发出一抹除指令至该阵列控制电路；
于收到一抹除完成信息后，判断该区块是否符合一设定条件；
当该选定区块符合该设定条件时，将该选定区块记录为一好的区块；以及
当该选定区块未符合该设定条件时，进行一选定区块再确认程序；
其中，于该选定区块再确认程序中，读取该选定区块中的数据，并根据非抹除状态的记忆胞数目来将该选定区块记录为该好的区块或者一缺陷区块。


2.如权利要求1所述的已抹除区块的再验证方法，其特征在于，该设定条件为一区块抹除时间，当该区块抹除时间未大于一临限时间时，将该选定区块记录为该好的区块；以及，当该区块抹除时间大于该临限时间时，进行该选定区块再确认程序。


3.如权利要求1所述的已抹除区块的再验证方法，其特征在于，该设定条件为一区块抹除次数，当该区块抹除次数未大于一临限次数时，将该选定区块记录为该好的区块；以及，当该区块抹除次数大于该临限次数时，进行该选定区块再确认程序。


4.如权利要求1所述的已抹除区块的再验证方法，其特征在于，该设定条件为一区块抹除次数与一区块抹除时间，当该区块抹除时间未大一该临限时间或该区块抹除次数未大于一临限次数时，将该选定区块记录为该好的区块；以及，当该区块抹除时间大于该临限时间且该区块抹除次数大于该临限次数时，进行该选定区块再确认程序。


5.如权利要求1所述的已抹除区块的再验证方法，其特征在于，于该选定区块再确认程序包括下列步骤：
读取该选定区块中的数据；
当该选定区块中的非抹除状态的记忆胞数目大于一预定数目时，将该选定区块记录为该缺陷区块；以及
当该选定区块中的非抹除状态的记忆胞数目未大于该预定数目时，将该选定区块记录为该好的区块。


6.如权利要求1所述的已抹除区块的再验证方法，其特征在于，于该选定区块再确认程序包括下列步骤：
读取该选定区块中的数据；
当该选定区块中任一条字元线中的非抹除状态的记忆胞数目大于一临限数目时，将该选...

【专利技术属性】
技术研发人员：郭俊纬，黄鼎筌，曾士家，
申请(专利权)人：光宝电子广州有限公司，光宝科技股份有限公司，
类型：发明
国别省市：广东;44