FPGA逻辑综合的优化方法及装置、系统制造方法及图纸

本发明专利技术公开了一种FPGA逻辑综合的优化方法及装置、系统，包括：前端逻辑综合装置生成综合后网表；后端处理装置获取前端逻辑综合装置生成的综合后网表并判断接收到的综合后网表是否需要进行优化；若是，则生成优化指示信息并反馈至前端逻辑综合装置，若否，则根据综合后网表输出布局布线结果；当接收到优化指示信息时，前端逻辑综合装置根据优化指示信息对综合后网表执行优化操作以生成新的综合后网表，其中，前端逻辑综合装置生成的综合后网表用于提供给后端处理装置。可见，实施本发明专利技术能够根据后端反馈的优化指示信息实现对逻辑综合的优化，提高了前端逻辑综合的结果与后端实际需求的匹配度，进一步提高了逻辑综合的通用性以及逻辑综合的质量。

Optimization method, device and system of FPGA logic synthesis

The invention discloses an optimization method, device and system of FPGA logic synthesis, including: the front-end logic synthesis device generates the integrated back network table; the back-end processing device obtains the integrated back network table generated by the front-end logic synthesis device and judges whether the received integrated back network table needs to be optimized; if so, the optimization instruction information is generated and fed back to the front-end logic synthesis device, if not When receiving the optimization instruction information, the front-end logic synthesis device performs the optimization operation on the integrated rear network table according to the optimization instruction information to generate a new integrated rear network table, wherein the integrated rear network table generated by the front-end logic synthesis device is used to provide to the back-end processing device. It can be seen that the implementation of the invention can realize the optimization of logic synthesis according to the optimization instruction information fed back by the back end, improve the matching degree between the results of front-end logic synthesis and the actual requirements of the back end, further improve the universality of logic synthesis and the quality of logic synthesis.

【技术实现步骤摘要】
FPGA逻辑综合的优化方法及装置、系统
本专利技术涉及FPGA
，尤其涉及一种FPGA逻辑综合的优化方法及装置、系统。
技术介绍
FPGA（Field-ProgrammableGateArray，现场可编程门阵列）的设计流程是利用EDA（ElectronicsDesignAutomation，电子设计自动化）开发软件和编程工具对FPGA芯片进行开发的过程。EDA开发软件的开发流程主要包括前端的逻辑综合流程及后端的布局布线、时序分析和功耗分析等流程，其中，前端的逻辑综合流程用于将用户设计文件（如数字电路的寄存器传输级描述）转化为器件网表并对该器件网表进行优化，后端则将前端生成的器件网表放置在FPGA芯片的特定位置上并根据器件间的映射关系进行绕线，最终输出布局布线结果，该布局布线结果的好坏将直接影响后端时序的高低及芯片资源的使用。实践发现，通过EDA开发软件进行FPGA芯片开发时，前端和后端之间是相互独立执行的，这导致了前端逻辑综合的结果与后端的实际需求的匹配度低的问题，降低了逻辑综合的质量和效率，不利于提高逻辑资源的利用率和时序设计的准确性。可见，如何实现对逻辑综合的优化，以提高前端逻辑综合的结果与后端实际需求的匹配度显得尤为重要。
技术实现思路
本专利技术所要解决的技术问题在于，提供一种FPGA逻辑综合的优化方法及装置、系统，能够根据后端反馈的优化指示信息实现对逻辑综合的优化，提高了前端逻辑综合的结果与后端实际需求的匹配度。为了解决上述技术问题，本专利技术实施例第一方面公开了一种FPGA逻辑综合的优化方法，所述方法包括：前端逻辑综合生成综合后网表；后端处理装置获取所述前端逻辑综合装置生成的所述综合后网表，并判断所述综合后网表是否需要进行优化；当判断出所述综合后网表需要进行优化时，生成优化指示信息，并将所述优化指示信息反馈至所述前端逻辑综合装置；当判断出所述综合后网表不需要进行优化时，根据所述综合后网表输出布局布线结果；当接收到所述后端处理装置发送的所述优化指示信息时，所述前端逻辑综合装置根据所述优化指示信息对所述综合后网表执行优化操作以生成新的综合后网表；其中，所述前端逻辑综合装置生成的所述综合后网表用于提供给所述后端处理装置。作为一种可选的实施方式，在本专利技术实施例第一方面中，在判断出所述综合后网表需要进行优化之后，所述后端处理装置生成优化指示信息之前，所述方法还包括：所述后端处理装置统计目标次数，并判断所述目标次数是否达到预设次数阈值；当判断出所述目标次数达到所述预设次数阈值时，所述后端处理装置执行所述的根据所述综合后网表输出布局布线结果的操作；当判断出所述目标次数未达到所述预设次数阈值时，所述后端处理装置执行所述的生成优化指示信息的操作；其中，所述目标次数为从第一时刻到当前时刻的时间段内与所述后端处理装置对应的优化指示信息生成总次数；或者，所述目标次数为从第二时刻到所述当前时刻的时间段内与所述后端处理装置对应的综合后网表接收总次数；所述第一时刻早于所述后端处理装置生成初始综合后网表对应的优化指示信息的时刻，所述第二时刻早于所述后端处理装置接收到所述初始综合后网表的时刻，所述初始综合后网表是由所述前端逻辑综合装置根据读取到的用户设计文件生成的。作为一种可选的实施方式，在本专利技术实施例第一方面中，所述后端处理装置生成优化指示信息之后，所述方法还包括：所述后端处理装置向与所述后端处理装置对应的控制装置发送优化确认请求，所述优化确认请求包括所述优化指示信息且用于请求所述控制装置控制对应的输出装置输出所述优化指示信息供操作人员确认；所述后端处理装置接收所述控制装置针对所述优化确认请求反馈的优化确认响应，并执行所述的将所述优化指示信息反馈至所述前端逻辑综合装置的操作；其中，所述优化确认响应是由所述控制装置在接收到所述操作人员针对所述优化确认请求触发的确认消息之后生成的。作为一种可选的实施方式，在本专利技术实施例第一方面中，所述优化指示信息包括所述综合后网表中需要优化的目标局部网表；或者，所述优化指示信息包括所述综合后网表以及标注信息，所述标注信息用于标注所述综合后网表中需要优化的目标局部网表。作为一种可选的实施方式，在本专利技术实施例第一方面中，所述优化指示信息还包括与所述目标局部网表相匹配的优化导向信息，所述优化导向信息用于作为所述前端逻辑综合装置优化所述综合后网表的优化依据；其中，所述优化导向信息包括技术映射结果导向信息、逻辑优化结果导向信息以及逻辑综合结果导向信息中的至少一种。作为一种可选的实施方式，在本专利技术实施例第一方面中，所述后端处理装置判断所述综合后网表是否需要进行优化，包括：所述后端处理装置判断所述综合后网表的局部网表面积是否大于等于预设网表面积阈值，若是，则确定所述综合后网表需要进行优化；或者，所述后端处理装置判断所述综合后网表的层级关系复杂度是否大于等于预设复杂度阈值，若是，则确定所述综合后网表需要进行优化；或者，所述后端处理装置判断所述综合后网表的网表结构是否与对应电路中的器件相匹配，若否，则确定所述综合后网表需要进行优化；或者，所述后端处理装置判断所述综合后网表的目标关键路径是否符合预设路径需求，若否，则确定所述综合后网表需要进行优化；或者，所述后端处理装置判断所述综合后网表对应的功耗是否满足预设功耗条件，若否，则确定所述综合后网表需要进行优化。作为一种可选的实施方式，在本专利技术实施例第一方面中，所述方法还包括：当未接收所述后端处理装置发送的所述优化指示信息时，所述前端逻辑综合装置统计综合后网表优化信息，并基于统计出的所述综合后网表优化信息生成综合后网表优化记录；其中，所述综合后网表优化信息包括综合后网表优化总次数、每次优化对应的优化指示信息以及每次优化后的综合后网表优化结果中的至少一种。本专利技术实施例第二方面公开了一种前端逻辑综合装置，所述前端逻辑综合装置包括：生成模块，用于生成综合后网表；检测模块，用于检测是否接收到所述后端处理装置反馈的优化指示信息；所述生成模块，还用于当所述检测模块检测到所述后端处理装置反馈的所述优化指示信息时，根据所述优化指示信息对所述综合后网表执行优化操作以生成新的综合后网表；其中，所述生成模块生成的所述综合后网表用于提供给所述后端处理装置，以使所述后端处理装置判断所述综合后网表是否需要进行优化，且所述优化指示信息是由所述后端处理装置判断出所述综合后网表需要进行优化时生成的。作为一种可选的实施方式，在本专利技术实施例第二方面中，所述优化指示信息包括所述综合后网表中需要优化的目标局部网表；或者，所述优化指示信息包括所述综合后网表以及标注信息，所述标注信息用于标注所述综合后网表中需要优化的目标局部网表。作为一种可选的实施方式，在本专利技术实施例第二方面中，所述优化指示信息还包括与所述目标局部网表相匹配的优化导向信息，所述优化导向信息用于本文档来自技高网...

【技术保护点】
1.一种FPGA逻辑综合的优化方法，其特征在于，所述方法包括：/n前端逻辑综合装置生成综合后网表；/n后端处理装置获取所述前端逻辑综合装置生成的所述综合后网表，并判断所述综合后网表是否需要进行优化；当判断出所述综合后网表需要进行优化时，生成优化指示信息，并将所述优化指示信息反馈至所述前端逻辑综合装置；当判断出所述综合后网表不需要进行优化时，根据所述综合后网表输出布局布线结果；/n当接收到所述后端处理装置发送的所述优化指示信息时，所述前端逻辑综合装置根据所述优化指示信息对所述综合后网表执行优化操作以生成新的综合后网表；/n以及，在判断出所述综合后网表需要进行优化之后，所述后端处理装置生成优化指示信息之前，所述方法还包括：/n所述后端处理装置统计目标次数，并判断所述目标次数是否达到预设次数阈值；当判断出所述目标次数达到所述预设次数阈值时，所述后端处理装置执行所述的根据所述综合后网表输出布局布线结果的操作；当判断出所述目标次数未达到所述预设次数阈值时，所述后端处理装置执行所述的生成优化指示信息的操作，所述目标次数为优化指示信息生成总次数或者综合后网表接收总次数；/n其中，所述前端逻辑综合装置生成的所述综合后网表用于提供给所述后端处理装置。/n...

【技术特征摘要】
1.一种FPGA逻辑综合的优化方法，其特征在于，所述方法包括：
前端逻辑综合装置生成综合后网表；
后端处理装置获取所述前端逻辑综合装置生成的所述综合后网表，并判断所述综合后网表是否需要进行优化；当判断出所述综合后网表需要进行优化时，生成优化指示信息，并将所述优化指示信息反馈至所述前端逻辑综合装置；当判断出所述综合后网表不需要进行优化时，根据所述综合后网表输出布局布线结果；
当接收到所述后端处理装置发送的所述优化指示信息时，所述前端逻辑综合装置根据所述优化指示信息对所述综合后网表执行优化操作以生成新的综合后网表；
以及，在判断出所述综合后网表需要进行优化之后，所述后端处理装置生成优化指示信息之前，所述方法还包括：
所述后端处理装置统计目标次数，并判断所述目标次数是否达到预设次数阈值；当判断出所述目标次数达到所述预设次数阈值时，所述后端处理装置执行所述的根据所述综合后网表输出布局布线结果的操作；当判断出所述目标次数未达到所述预设次数阈值时，所述后端处理装置执行所述的生成优化指示信息的操作，所述目标次数为优化指示信息生成总次数或者综合后网表接收总次数；
其中，所述前端逻辑综合装置生成的所述综合后网表用于提供给所述后端处理装置。


2.根据权利要求1所述的FPGA逻辑综合的优化方法，其特征在于，所述目标次数具体为从第一时刻到当前时刻的时间段内与所述后端处理装置对应的优化指示信息生成总次数；或者，所述目标次数具体为从第二时刻到所述当前时刻的时间段内与所述后端处理装置对应的综合后网表接收总次数；
所述第一时刻早于所述后端处理装置生成初始综合后网表对应的优化指示信息的时刻，所述第二时刻早于所述后端处理装置接收到所述初始综合后网表的时刻，所述初始综合后网表是由所述前端逻辑综合装置根据读取到的用户设计文件生成的。


3.根据权利要求1或2所述的FPGA逻辑综合的优化方法，其特征在于，所述后端处理装置生成优化指示信息之后，所述方法还包括：
所述后端处理装置向与所述后端处理装置对应的控制装置发送优化确认请求，所述优化确认请求包括所述优化指示信息且用于请求所述控制装置控制对应的输出装置输出所述优化指示信息供操作人员确认；
所述后端处理装置接收所述控制装置针对所述优化确认请求反馈的优化确认响应，并执行所述的将所述优化指示信息反馈至所述前端逻辑综合装置的操作；其中，所述优化确认响应是由所述控制装置在接收到所述操作人员针对所述优化确认请求触发的确认消息之后生成的。


4.根据权利要求1或2所述的FPGA逻辑综合的优化方法，其特征在于，所述优化指示信息包括所述综合后网表中需要优化的目标局部网表；或者，
所述优化指示信息包括所述综合后网表以及标注信息，所述标注信息用于标注所述综合后网表中需要优化的目标局部网表。


5.根据权利要求4所述的FPGA逻辑综合的优化方法，其特征在于，所述优化指示信息还包括与所述目标局部网表相匹配的优化导向信息，所述优化导向信息用于作为所述前端逻辑综合装置优化所述综合后网表的优化依据；
其中，所述优化导向信息包括技术映射结果导向信息、逻辑优化结果导向信息以及逻辑综合结果导向信息中的至少一种。


6.根据权利要求1、2或5所述的FPGA逻辑综合的优化方法，其特征在于，所述后端处理装置判断所述综合后网表是否需要进行优化，包括：
所述后端处理装置判断所述综合后网表的局部网表面积是否大于等于预设网表面积阈值，...

【专利技术属性】
技术研发人员：宋宁，刘建华，刘奎，王宁，王维，张青，
申请(专利权)人：广东高云半导体科技股份有限公司，
类型：发明
国别省市：广东;44