移位寄存器及其驱动方法、栅极驱动电路、显示装置制造方法及图纸

本发明专利技术实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，能够解决因上拉节点的电位不足而导致的输出异常的问题；该移位寄存器包括上拉节点，移位寄存器还包括：补偿子电路和输出子电路；输出子电路与上拉节点、时钟信号端、信号输出端连接；输出子电路配置为：在上拉节点的控制下，将时钟信号端的电压输出至信号输出端；补偿子电路与上拉节点、时钟信号端、信号输出端连接；补偿子电路配置为：在上拉节点和时钟信号端的电压的控制下，将信号输出端的电压输出至上拉节点。

Shift register and its driving method, gate driving circuit and display device

【技术实现步骤摘要】
移位寄存器及其驱动方法、栅极驱动电路、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。
技术介绍
GOA(GateDriveronArray，阵列基板行驱动)是一种将栅极驱动电路集成于阵列基板上的技术，其中，GOA电路的每一级GOA单元作为一个移位寄存器与显示面板中的一行栅线相连接，通过GOA电路逐行开启与显示面板中的栅线连接的TFT(ThinFilmTransistor，薄膜晶体管)开关，以完成像素数据电压的逐行输入。对于GOA电路中每一级GOA单元(移位寄存器)而言，其一般包括多个晶体管、电容等，然而，随着使用时间的推移，移位寄存器中部分晶体管的阈值电压会发生漂移，从而导致上拉节点(PU)的电位不足，进而造成GOA电路出现输出异常(例如多输出Multi)的问题。
技术实现思路
本专利技术的实施例提供一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，能够解决因上拉节点(PU)的电位不足而导致的输出异常的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：本专利技术实施例提供一种移位寄存器，包括上拉节点，所述移位寄存器还包括：补偿子电路和输出子电路；所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述补偿子电路与所述上拉节点、所述时钟信号端、所述信号输出端连接；所述补偿子电路配置为：在所述上拉节点和所述时钟信号端的电压的控制下，将所述信号输出端的电压输出至所述上拉节点。在一些实施例中，所述补偿子电路包括第一控制子电路和第二控制子电路；所述第一控制子电路与所述上拉节点、所述时钟信号端，所述第二控制子电路连接；所述第二控制子电路还与所述上拉节点、所述信号输出端连接；所述补偿子电路还配置为：在所述上拉节点的电压的控制下，通过所述第一控制子电路将所述时钟信号端的电压输出至所述第二控制子电路，并通过所述第二控制子电路将所述信号输出端的电压输出至所述上拉节点。在一些实施例中，所述第一控制子电路包括第十五晶体管；所述第二控制子电路包括第十六晶体管；所述第十五晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述第十六晶体管的栅极连接；所述第十六晶体管的第一极与所述信号输出端连接，第二极与所述上拉节点连接。在一些实施例中，所述输出子电路包括：扫描输出子电路和级联输出子电路；所述输出子电路配置为：在所述上拉节点的电压的控制下，通过所述扫描输出子电路，将所述时钟信号端的电压作为扫描信号输出至扫描信号输出端；所述输出子电路还配置为：在所述上拉节点的电压的控制下，通过所述级联输出子电路，将所述时钟信号端的电压作为级联信号输出至级联信号输出端；所述信号输出端为所述扫描信号输出端和所述级联信号输出端中的一个。在一些实施例中，所述信号输出端为所述级联信号输出端。在一些实施例中，所述移位寄存器还包括下拉节点；所述移位寄存器还包括输入子电路、复位子电路、第一控制子电路、第二控制子电路、初始化子电路；所述输入子电路与信号输入端和所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；所述复位子电路与复位信号端、第一电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述第一控制子电路与所述第一电压端、第二电压端、所述上拉节点、所述下拉节点连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第二控制子电路与所述第一电压端、所述上拉节点、所述下拉节点连接；所述第二控制子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述初始化子电路与初始化信号端、所述上拉节点、所述第一电压端连接；所述初始化子电路配置为：在所述初始化信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；在所述输出子电路包括扫描输出子电路和级联输出子电路的情况下，所述下拉子电路包括第一下拉子电路和第二下拉子电路；所述第一下拉子电路与所述扫描信号输出端、第三电压端、所述下拉节点连接；所述第一下拉子电路配置为：在所述下拉节点的电压的控制下，将所述第三电压端的电压输出至所述扫描信号输出端；所述第二下拉子电路与所述级联信号输出端、所述第一电压端、所述下拉节点连接；所述第二下拉子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述级联信号输出端。在一些实施例中，所述输入子电路包括第一晶体管；所述第一晶体管的栅极和第一极均与所述信号输入端连接，第二极与所述上拉节点连接；所述复位子电路包括第二晶体管；所述第二晶体管的栅极与所述复位信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述第一控制子电路包括第五晶体管、第六晶体管、第八晶体管、第九晶体管；其中，所述第九晶体管的栅极和第一极均与所述第二电压端连接，第二极与控制节点连接；所述第五晶体管的栅极与所述控制节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；所述第八晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述控制节点连接；所述第六晶体管的栅极与所述上拉节点连接，第一极与所述第一电压端连接，第二极与所述下拉节点连接；所述第二控制子电路包括第十晶体管；所述第十晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；所述初始化子电路包括第七晶体管；所述第七晶体管的栅极与所述初始化信号端连接，第一极与所述第一电压端连接，第二极与所述上拉节点连接；在所述输出子电路包括扫描输出子电路和级联输出子电路的情况下，所述扫描输出电路包括第三晶体管和第一电容；所述第三晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述扫描信号输出端连接；所述第一电容的第一极与所述上拉节点连接，第二极与所述扫描信号输出端连接；所述级联输出子电路包括第十四晶体管；所述第十四晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述级联信号输出端连接；所述第一下拉子电路包括第十二晶体管；所述第十二晶体管的栅极与所述下拉节点连接，第一极与所述第三电压端连接，第二极与所述扫描信号输出端连接；所述第二下拉子电路包括第十三晶体管；所述第十三晶体管的栅极与所述下拉节点连接，第一极与所述第一电压端连接，第二极与所述级联信号输出端连接。本专利技术实施例还提供一种栅极驱动电路，包括多级级联的如前述的移位寄存器。本专利技术实施例还提供一种显示装置，包括如前述的栅极驱动电路。本专利技术实施例还提供一种如前述的移位寄存器的驱动方法，包括：输出阶段；在所述输出阶段：在上拉节点的电压的控制下，输出子电路开启，将时钟信号端的电压输出至所述信号输出端；在所述上拉节点和所述时钟信号端的电压的控制下，补偿子电路开启，将所述信号输出端的电压输出至所述上拉节点，以对上拉节点的电压进行补偿本文档来自技高网...

【技术保护点】
1.一种移位寄存器，包括上拉节点，其特征在于，所述移位寄存器还包括：补偿子电路和输出子电路；所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述补偿子电路与所述上拉节点、所述时钟信号端、所述信号输出端连接；所述补偿子电路配置为：在所述上拉节点和所述时钟信号端的电压的控制下，将所述信号输出端的电压输出至所述上拉节点。

【技术特征摘要】
1.一种移位寄存器，包括上拉节点，其特征在于，所述移位寄存器还包括：补偿子电路和输出子电路；所述输出子电路与所述上拉节点、时钟信号端、信号输出端连接；所述输出子电路配置为：在所述上拉节点的控制下，将所述时钟信号端的电压输出至所述信号输出端；所述补偿子电路与所述上拉节点、所述时钟信号端、所述信号输出端连接；所述补偿子电路配置为：在所述上拉节点和所述时钟信号端的电压的控制下，将所述信号输出端的电压输出至所述上拉节点。2.根据权利要求1所述的移位寄存器，其特征在于，所述补偿子电路包括第一控制子电路和第二控制子电路；所述第一控制子电路与所述上拉节点、所述时钟信号端，所述第二控制子电路连接；所述第二控制子电路还与所述上拉节点、所述信号输出端连接；所述补偿子电路还配置为：在所述上拉节点的电压的控制下，通过所述第一控制子电路将所述时钟信号端的电压输出至所述第二控制子电路，并通过所述第二控制子电路将所述信号输出端的电压输出至所述上拉节点。3.根据权利要求2所述的移位寄存器，其特征在于，所述第一控制子电路包括第十五晶体管；所述第二控制子电路包括第十六晶体管；所述第十五晶体管的栅极与所述上拉节点连接，第一极与所述时钟信号端连接，第二极与所述第十六晶体管的栅极连接；所述第十六晶体管的第一极与所述信号输出端连接，第二极与所述上拉节点连接。4.根据权利要求1所述的移位寄存器，其特征在于，所述输出子电路包括：扫描输出子电路和级联输出子电路；所述输出子电路配置为：在所述上拉节点的电压的控制下，通过所述扫描输出子电路，将所述时钟信号端的电压作为扫描信号输出至扫描信号输出端；所述输出子电路还配置为：在所述上拉节点的电压的控制下，通过所述级联输出子电路，将所述时钟信号端的电压作为级联信号输出至级联信号输出端；所述信号输出端为所述扫描信号输出端和所述级联信号输出端中的一个。5.根据权利要求4所述的移位寄存器，其特征在于，所述信号输出端为所述级联信号输出端。6.根据权利要求1-5任一项所述的移位寄存器，其特征在于，所述移位寄存器还包括下拉节点；所述移位寄存器还包括输入子电路、复位子电路、第一控制子电路、第二控制子电路、初始化子电路；所述输入子电路与信号输入端和所述上拉节点连接；所述输入子电路配置为：在所述信号输入端的电压的控制下，将所述信号输入端的电压输出至所述上拉节点；所述复位子电路与复位信号端、第一电压端、所述上拉节点连接；所述复位子电路配置为：在所述复位信号端的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述第一控制子电路与所述第一电压端、第二电压端、所述上拉节点、所述下拉节点连接；所述第一控制子电路配置为：在所述上拉节点的电压的控制下，将所述第一电压端的电压输出至所述下拉节点；所述第一控制子电路还配置为：在所述上拉节点和所述第二电压端的电压的控制下，将所述第二电压端的电压输出至所述下拉节点；所述第二控制子电路与所述第一电压端、所述上拉节点、所述下拉节点连接；所述第二控制子电路配置为：在所述下拉节点的电压的控制下，将所述第一电压端的电压输出至所述上拉节点；所述初始化子电路与初始化信号端、所述上拉节点、所述第一电压端连接；所述初始化子电路配置为：...

【专利技术属性】
技术研发人员：曹诚英，刘幸一，蒋学兵，牟广营，吴鹏，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京,11