存储系统及其操作方法技术方案

提供了一种存储系统及其操作方法。该存储系统包括：存储器件，其用于在编程操作中储存数据，并且在读取操作中读取储存的数据并且暂时储存读取的数据；以及控制器，其用于将数据传输到存储器件，其中，控制器包括：快闪DMA，其用于在读取操作中读取并输出暂时储存在存储器件中的数据；缓冲存储器，其用于储存从快闪DMA输出的数据；以及主机DMA，其用于读取储存在缓冲存储器中的数据并且将读取的数据输出到主机，其中，将暂时储存在存储器件中的数据储存在缓冲存储器中的第一操作和将储存在缓冲存储器中的数据输出到主机的第二操作被并行执行。

Storage system and its operation method

【技术实现步骤摘要】
存储系统及其操作方法相关申请的交叉引用本专利申请要求于2018年4月25日提交的申请号为10-2018-0047974的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开总体而言涉及存储系统及其操作方法，更具体地涉及能够提高读取操作的速度的存储系统及该存储系统的操作方法。
技术介绍
最近的计算环境范例已经转向无所不在的计算，其中计算系统可以被随时随地使用。这促进了增加诸如移动电话、数码相机、笔记本电脑等的便携式电子设备的使用。这种便携式电子设备通常包括使用存储器件(即，数据储存器件)的存储系统。数据储存器件用作便携式电子设备的主存储器件或辅助存储器件。由于没有机械驱动部件，因此这种数据储存器件具有优异的稳定性与耐久性、高信息访问速度和低功耗。在具有这些优点的存储系统中，数据储存器件包括通用串行总线(USB)存储器件、具有各种接口的存储卡、固态驱动器(SSD)等。
技术实现思路
实施例提供存储系统以及该存储系统的操作方法，该存储系统能够提高将从存储器件读取的数据输出到主机的读取操作的操作速度。根据本公开的一方面，提供了一种存储系统，该存储系统包括：存储器件，其被配置为在编程操作中储存数据，并且在读取操作中读取储存的数据并且暂时储存读取的数据；以及控制器，其被配置为将数据传输到所述存储器件，其中，所述控制器包括：快闪直接存储器访问(DMA)，其被配置为在所述读取操作中读取并输出暂时储存在所述存储器件中的所述数据；缓冲存储器，其被配置为储存从所述快闪DMA输出的所述数据；以及主机DMA，其被配置为读取储存在所述缓冲存储器中的所述数据并且将读取的数据输出到主机，其中，将暂时储存在所述存储器件中的所述数据储存在所述缓冲存储器中的第一操作和将储存在所述缓冲存储器中的所述数据输出到所述主机的第二操作被并行执行，其中，在第一操作期间，当来自所述快闪DMA的所述数据的一部分被输出时，所述缓冲存储器确保用于储存从所述快闪DMA输出的所述数据的空间。根据本公开的另一方面，提供了一种存储系统，该存储系统包括：存储器件，其被配置为储存数据；主机接口，其耦接到主机；缓冲存储器，其耦接在所述存储器件与所述主机接口之间；第一控制器，其被配置为读取储存在所述存储器件中的数据并且将读取的数据传输到所述缓冲存储器；以及第二控制器，其被配置为通过所述主机接口将储存在所述缓冲存储器中的数据输出到所述主机，其中，所述第一控制器将读取的数据传输到所述缓冲存储器的第一操作和所述第二控制器将储存在所述缓冲存储器中的所述数据输出到所述主机的第二操作被并行执行。根据本公开的又一方面，一种存储系统的操作方法，所述方法包括：将从存储器件读取的数据划分成多个数据子组；执行将所述多个数据子组依次传输到缓冲存储器并且将所述多个数据子组储存在所述缓冲存储器中的第一操作；以及当所述多个数据子组之中的第一数据子组被完全储存在所述缓冲存储器中时，执行读取储存在所述缓冲存储器中的数据并将读取的数据输出到主机的第二操作，其中，所述第一操作和所述第二操作被并行执行。附图说明现在将参考附图来更全面地描述各种实施例，然而，可以与本文所公开的内容不同地来配置或者布置本专利技术的元件和特征。因此，本专利技术不限于本文中所阐述的实施例。相反，提供这些实施例是为了使本公开全面且完整，并且将实施例的范围充分地传达给本领域技术人员。此外，贯穿此说明书，提及“一个实施例”等不一定指仅一个实施例，且不同地提及任何这样的短语不一定指相同的实施例。在附图中，为了使图示清楚，图的尺寸可能被夸大。应当理解的是，当一个元件被称为在两个元件“之间”时，其可以是这两个元件之间唯一的元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。图1是示出根据本公开的一个实施例的存储系统的框图。图2是示出根据本公开的一个实施例的控制器的框图。图3是示出根据本公开的一个实施例的半导体存储器的框图。图4是示出根据本公开的一个实施例的存储单元阵列的框图。图5是示出根据本公开的一个实施例的存储块的电路图。图6是示出根据本公开的一个实施例的存储系统的操作的流程图。图7是示出根据本公开的一个实施例的控制器的的数据传输的示图。图8是示出根据本公开的一个实施例的控制器中的数据传输的示图。图9是示出可以在其中实现本公开的多个方面的示例性存储系统的示图。图10是示出可以在其中实现本公开的多个方面的存储系统的另一示例的示图。图11是示出可以在其中实现本公开的多个方面的存储系统的另一示例的示图。图12是示出可以在其中实现本公开的多个方面的存储系统的另一示例的示图。具体实施方式本文中的特定的结构性和功能性描述是为了描述本公开的实施例。本专利技术可以以各种不同的方式来实现，因此本专利技术不限于本文中所阐述的实施例。可以对实施例进行各种修改，以提供不同的布置。虽然详细示出和描述了各种实施例，但是本专利技术不限于具体公开内容。相反，本专利技术包括落入本公开的精神和范围之内的所有改变、等同方案和替代方案。虽然诸如“第一”和“第二”的术语可以用于识别各种组件，但这样的组件不被那些术语限制。相反，这些术语仅用于将一个组件与另一个组件区分开，否则它们会具有相同或相似的名称。例如，在不偏离本公开的权利范围的情况下，一个示例中的第一组件在另一示例中也能被称为第二组件，反之亦然。要理解的是，当一个元件被称为“连接到”或者“耦接到”另一个元件时，其可以直接连接到或者耦接到该另一个元件，或者也可以存在一个或更多个中间元件。相反，当一个元件被称为“直接连接到”或者“直接耦接到”另一个元件时，不存在任何中间元件。类似地，两个元件之间的通信可以是直接的或间接的，以及是有线或无线中的任意一种情况，除非上下文另外指出。可以类似地理解描述组件之间的关系的其他表述，例如“在…之间”、“直接在…之间”或“与…相邻”和“直接与…相邻”。本申请中使用的术语仅仅用于描述特定的实施例，不用来限制本公开。本公开中的单数形式意在包括复数形式，反之亦然，除非上下文另有明确说明。还要理解的是，诸如“包括”或“具有”等的术语旨在表明特征、数目、操作、动作、组件、部件或其组合的存在，但并非旨在排除可以存在或添加一个或更多个其他特征、数目、操作、动作、组件、部件或其组合的可能性。只要没有被不同地定义，本文中使用的所有术语(包括技术术语或科学术语)具有本公开所属领域中的技术人员通常理解的含义。具有如词典中所解释的定义的术语应当以具有与相关技术的上下文一致的含义来被理解。只要在本申请中没有被明确地定义，术语就不应以理想化或过于形式化的方式来理解。在描述实施例时，省略对本公开所属领域中公知并且与本公开不直接相关的技术的描述。这样做是为了避免不必要地模糊本公开。为了使本领域技术人员能够容易地实施本专利技术，将参考附图来详细地描述本公开的各种实施例。图1是示出根据本公开的一个实施例的存储系统1000的框图。参考图1，存储系统1000包括存储器件1100和控制器1200。存储器件1100包括多个半导体存储器100。多个半导体存储器100可以被划分成多个组。图1示出了多个组(例如，n个组)分别通过第一通道CH1至第n通道CHn来与控制器1200通信。稍后将参考图3来描述每个半导体存储器100。特定组中的每个半导本文档来自技高网...

【技术保护点】
1.一种存储系统，包括：存储器件，其被配置为在编程操作中储存数据，并且在读取操作中读取储存的数据并且暂时储存读取的数据；以及控制器，其被配置为将数据传输到所述存储器件，其中，所述控制器包括：快闪直接存储器访问DMA，其被配置为在所述读取操作中读取并输出暂时储存在所述存储器件中的数据；缓冲存储器，其被配置为储存从所述快闪DMA输出的所述数据；以及主机DMA，其被配置为读取储存在所述缓冲存储器中的所述数据并且将读取的数据输出到主机，其中，将暂时储存在所述存储器件中的所述数据储存在所述缓冲存储器中的第一操作和将储存在所述缓冲存储器中的所述数据输出到所述主机的第二操作被并行执行，其中，在第一操作期间，当来自所述快闪DMA的所述数据的一部分被输出时，所述缓冲存储器确保用于储存从所述快闪DMA输出的所述数据的空间。

【技术特征摘要】
2018.04.25 KR 10-2018-00479741.一种存储系统，包括：存储器件，其被配置为在编程操作中储存数据，并且在读取操作中读取储存的数据并且暂时储存读取的数据；以及控制器，其被配置为将数据传输到所述存储器件，其中，所述控制器包括：快闪直接存储器访问DMA，其被配置为在所述读取操作中读取并输出暂时储存在所述存储器件中的数据；缓冲存储器，其被配置为储存从所述快闪DMA输出的所述数据；以及主机DMA，其被配置为读取储存在所述缓冲存储器中的所述数据并且将读取的数据输出到主机，其中，将暂时储存在所述存储器件中的所述数据储存在所述缓冲存储器中的第一操作和将储存在所述缓冲存储器中的所述数据输出到所述主机的第二操作被并行执行，其中，在第一操作期间，当来自所述快闪DMA的所述数据的一部分被输出时，所述缓冲存储器确保用于储存从所述快闪DMA输出的所述数据的空间。2.根据权利要求1所述的存储系统，其中，所述控制器还包括：快闪控制电路，其被配置为控制所述快闪DMA；主机控制电路，其被配置为控制所述主机DMA；以及缓冲控制电路，其被配置为控制所述缓冲存储器。3.根据权利要求2所述的存储系统，其中，在所述第一操作中，所述快闪DMA接收暂时储存在所述存储器件中的所述数据作为至少一个数据组，将所述至少一个数据组划分成多个数据子组，并且将所述多个数据子组传输到所述缓冲存储器，其中，每个数据组具有读取传输单位的尺寸，每个数据子组的数据尺寸小于所述读取传输单位的尺寸。4.根据权利要求3所述的存储系统，其中，所述快闪DMA执行以下操作：将所述多个数据子组依次传输到所述缓冲存储器；以及当所述多个数据子组之中的第一数据子组被传输到所述缓冲存储器时，将表示读取流已经开始的读取开始信息输出到所述缓冲控制电路。5.根据权利要求4所述的存储系统，其中，所述缓冲控制电路包括调度引擎，所述调度引擎响应于所述读取开始信息而控制所述缓冲存储器确保要从所述快闪DMA接收的所述多个数据子组的储存空间。6.根据权利要求5所述的存储系统，其中，所述调度引擎用Tomasulo算法或Scoreboard算法来实现。7.根据权利要求4所述的存储系统，其中，当所述第一数据子组被传输到所述缓冲存储器时，所述快闪DMA将用于所述第一操作的完成信号输出到所述快闪控制电路。8.根据权利要求7所述的存储系统，其中，所述快闪控制电路响应于所述完成信号而将数据储存空间位置信息输出到所述主机控制电路。9.根据权利要求8所述的存储系统，其中，所述主机控制电路控制所述主机DMA响应于所述数据储存空间位置信息而读取储存在所述缓冲存储器中的所述多个数据子组并且将所述多个数据子组输出到所述主机。10.根据权利要求9所述的存储系统，其中，所述缓冲存储器在所述第二操作中被控制，使得所述多个数据子组之中只有已经被完全储存在所述缓冲存储器中的数据子组被读取并输出。11.根据权利要求3所述的存储系统，其中，对所述多个数据子组之中除第一数据子组之外的所有数据子组的所述第一操作和对所述多个数...

【专利技术属性】
技术研发人员：金到训，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR