一种反激式原边反馈开关电源控制芯片中的ESD保护电路制造技术

本发明专利技术公开了一种反激式原边反馈开关电源控制芯片中的ESD保护电路，设置于芯片的FB端，包括半导体P型衬底，扩散在P衬底内部的BN埋层，形成于BN埋层上表面的P阱和N阱以及高浓度P型掺杂P+注入区和高浓度N型掺杂N+注入区，在开关电源负电压工作时，具有隔离环保护结构，有效的避免了负电压时寄生三极管开通问题。该ESD保护电路可将负电压钳位至电压Vss‑VBE，保护内部电路的低压器件，同时ESD保护电路可耐高压，最高耐压48V。

【技术实现步骤摘要】
一种反激式原边反馈开关电源控制芯片中的ESD保护电路
本专利技术涉及反激式原边反馈AC-DC开关电源，特别涉及一种反缴式原边反馈开关电源控制芯片中的ESD保护电路，属于半导体集成电路

技术介绍
反激式原边反馈AC-DC开关电源可将高压的交流信号转换为低压的直流信号，因其外围系统器件少，成本低，结构简单等优点，广泛应用于充电器，适配器，LED驱动等领域。如图1所示，原边调制技术无需次级光耦和次级控制电路，而是采用辅助绕组NA通过互感来准确反映输出电压的情况。反激式原边反馈AC-DC开关电源的控制电路包括采样保持电路、误差放大器、比较器、PFM调制器及驱动电路，集成于控制芯片中。反馈采样信号经过辅助绕组NA的分压电阻连接采样保持电路输入端(即芯片的FB端)，采样保持电路的输出与参考电压VREF1经误差放大器后连接PFM调制器的一个输入端，通过原边绕组NP的采样电阻获得的采样信号与参考电压VREF1经比较器COMP后连接PFM调制器的另一个输入端，PFM调制器的输出经驱动电路控制开关电源的功率管MOS1。当功率管MOS1开启时，高压信号加载变压器原边绕组NP两端，此时辅助绕组NA电压极性相反，出现等比例的高负电压，高负电压由芯片引脚FB端进入芯片内部电路，如果不加以控制会损害内部电路的低压器件。原边反馈开关电源控制芯片内部FB引脚设计有ESD保护电路，当有ESD现象发生时，ESD保护电路能将高压静电转化成瞬态低压大电流，将电流泄放，从而达到保护芯片内部集成电路的目的。如图2所示，如果采用普通的ESD电路，电路存在由ESD保护电路的二极管和芯片内部采样保持电路中MOS2管的N+注入区形成的寄生的三极管Q1，当引脚FB为高负电压(小于-0.7V)时，使Q1的BE结正向导通，进而会使寄生的三极管Q1的CE结导通，使MOS2管的漏极D电压值等于引脚FB的负压值，产生错误的电路信号，严重影响电路的正常工作，甚至损坏MOS2管。
技术实现思路
为了解决传统开关电源电压反馈引脚存在负电压导致的寄生三极管基极-发射极(BE)结正向导通进而使寄生三极管开通的问题，本专利技术提出了一种反缴式原边反馈开关电源控制芯片中的ESD保护电路，具有隔离环保护结构，可有效的避免负电压时产生寄生三极管开通问题。该ESD保护电路可将负电压钳位至电压Vss-VBE，保护芯片内部电路的低压器件；同时ESD保护电路可耐高压，最高耐压48V。为实现上述专利技术目的，本专利技术采用的技术方案如下：一种反激式原边反馈开关电源控制芯片中的ESD保护电路，控制芯片内集成有采样保持电路、误差放大器、比较器、PFM调制器、驱动电路和ESD保护电路，输出采样信号经过辅助绕组NA的分压电阻连接采样保持电路输入端即控制芯片的FB端口，采样保持电路的输出与参考电压VREF1经误差放大器后连接PFM调制器的一个输入端，通过控制芯片的CS端口即原边绕组NP的峰值电流采样电阻获得的采样信号与参考电压VREF1经比较器COMP后连接PFM调制器的另一个输入端，控制芯片的GATE端口即PFM调制器的输出经驱动电路控制开关电源的功率管MOS1，ESD保护电路设置于控制芯片的FB端口；其特征在于：ESD保护电路包括半导体P型衬底、第一埋层BN1、第二埋层BN2、第一N阱NW1、第二N阱NW2、第一P阱PW1、第二P阱PW2以及第一高浓度N型掺杂N+注入区、第二高浓度N型掺杂N+注入区、第三高浓度N型掺杂N+注入区、第一高浓度P型掺杂P+注入区、第二高浓度P型掺杂P+注入区及第三高浓度P型掺杂P+注入区；其中：第一埋层BN1扩散在P型衬底内，第一N阱NW1生成于第一埋层BN1上表面且成环形分布，第一P阱PW1生成于第一埋层BN1上表面且位于环形第一N阱NW1内，第一高浓度N型掺杂N+注入区环形设置于第一N阱NW1的上部，第一高浓度P型掺杂P+注入区环形设置于第一P阱PW1的上部，第二高浓度N型掺杂N+注入区设置于第一P阱PW1的上部且位于第一高浓度P型掺杂P+注入区环形的中心，第一高浓度N型掺杂N+注入区及第一高浓度P型掺杂P+注入区均连接控制芯片的地线VSS，第二高浓度N型掺杂N+注入区连接控制芯片的FB端，第二高浓度N型掺杂N+注入区与第一P阱PW1构成第一二极管D1，第一高浓度P型掺杂P+注入区作为二极管D1的阳极，第二高浓度N型掺杂N+注入区作为二极管D1的阴极；第二埋层BN2扩散在P型衬底内并与第一埋层BN1之间隔离，第二N阱NW2生成于第二埋层BN2上表面且成环形分布，第二P阱PW2生成于第二埋层BN2上表面且位于环形第二N阱NW2内，第三高浓度N型掺杂N+注入区环形设置于第二N阱NW2的上部，第二高浓度P型掺杂P+注入区设置于第二P阱PW2的上部且位于第三高浓度N型掺杂N+注入区环形的中心，第三高浓度N型掺杂N+注入区连接控制芯片电源Vdd，第二高浓度P型掺杂P+注入区连接控制芯片的FB端，第二N阱NW2与第二P阱PW2构成第二二极管D2，第二高浓度P型掺杂P+注入区作为二极管D2的阳极，第三高浓度N型掺杂N+注入区作为二极管D2的阴极；第三高浓度P型掺杂P+注入区设置于P型衬底的上部且位于第一N阱NW1与第二N阱NW2之间，第三高浓度P型掺杂P+注入区作为P型衬底的欧姆接触，连接控制芯片的地线VSS。所述第一二极管结构和第二二极管结构为PN结构成的二极管或由MOS管构成的二极管结构。所述衬底为P型掺杂，设置于P型衬底上的BN1埋层与N阱NW1构成隔离环是N型掺杂；所述隔离环为圆环、方环或矩形环的一种。本专利技术的优点及显著效果：(1)本专利技术ESD保护电路具有隔离环保护结构，BN1埋层与N阱NW1构成隔离环，将内部的二极管D1与其他器件结构隔离开，避免了寄生三极管的产生，有效的避免了负电压工作时产生寄生三极管并开通问题。(2)本专利技术ESD保护电路可将负电压钳位至电压Vss-VBE，保护芯片内部电路的低压器件。(3)本专利技术ESD保护电路可耐高压，最高耐压48V。附图说明图1为现有技术反激式原边反馈AC-DC开关电源系统应用图；图2为现有技术的ESD保护电路的工艺结构剖面图；图3为本专利技术ESD保护电路的工艺结构剖面图；图4为本专利技术的ESD保护电路的等效电路图。具体实施方式参看图3，本专利技术基于负电压工作的ESD保护电路，包括半导体P型衬底，扩散在P衬底内部的BN埋层，形成于BN埋层上表面的P阱和N阱，高浓度P型掺杂P+注入区和高浓度N型掺杂N+注入区。通过扩散在P衬底P-sub内部产生BN1埋层，N阱NW1生成于BN1埋层上表面且成环形分布，P阱PW1生成于BN1埋层表面及环形N阱NW1内部，高浓度P型掺杂P+注入区设置于P衬底，作为P衬底的欧姆接触，用于对P衬底的引线接地Vss。高浓度N型掺杂N+注入区设置于N阱NW1，作为N阱NW1的欧姆接触，用于对N阱的引线接地Vss，BN1埋层与N阱NW1构成隔离环，将内部的二极管D1与其他器件结构隔离开，避免寄生三极管的产生。高浓度P型掺杂P+注入区设置于P阱PW1上部，高浓度N型掺杂N+注入区设置于P阱PW1上部，高浓度N型掺杂N+注入区与P阱PW1构成二极管结构D1，设置于NW1的高浓度N型掺杂N+注入区与高浓度P型掺杂P+注入区本文档来自技高网...

【技术保护点】
1.一种反激式原边反馈开关电源控制芯片中的ESD保护电路，控制芯片内集成有采样保持电路、误差放大器、比较器、PFM调制器、驱动电路和ESD保护电路，输出采样信号经过辅助绕组NA的分压电阻连接采样保持电路输入端即控制芯片的FB端口，采样保持电路的输出与参考电压VREF1经误差放大器后连接PFM调制器的一个输入端，通过控制芯片的CS端口即原边绕组NP的峰值电流采样电阻获得的采样信号与参考电压VREF1经比较器COMP后连接PFM调制器的另一个输入端，控制芯片的GATE端口即PFM调制器的输出经驱动电路控制开关电源的功率管MOS1，ESD保护电路设置于控制芯片的FB端口；其特征在于：ESD保护电路包括半导体P型衬底、第一埋层BN1、第二埋层BN2、第一N阱NW1、第二N阱NW2、第一P阱PW1、第二P阱PW2以及第一高浓度N型掺杂N+注入区、第二高浓度N型掺杂N+注入区、第三高浓度N型掺杂N+注入区、第一高浓度P型掺杂P+注入区、第二高浓度P型掺杂P+注入区及第三高浓度P型掺杂P+注入区；其中：第一埋层BN1扩散在P型衬底内，第一N阱NW1生成于第一埋层BN1上表面且成环形分布，第一P阱PW1生成于第一埋层BN1上表面且位于环形第一N阱NW1内，第一高浓度N型掺杂N+注入区环形设置于第一N阱NW1的上部，第一高浓度P型掺杂P+注入区环形设置于第一P阱PW1的上部，第二高浓度N型掺杂N+注入区设置于第一P阱PW1的上部且位于第一高浓度P型掺杂P+注入区环形的中心，第一高浓度N型掺杂N+注入区及第一高浓度P型掺杂P+注入区均连接控制芯片的地线VSS，第二高浓度N型掺杂N+注入区连接控制芯片的FB端，第二高浓度N型掺杂N+注入区与第一P阱PW1构成第一二极管D1，第一高浓度P型掺杂P+注入区作为二极管D1的阳极，第二高浓度N型掺杂N+注入区作为二极管D1的阴极；第二埋层BN2扩散在P型衬底内并与第一埋层BN1之间隔离，第二N阱NW2生成于第二埋层BN2上表面且成环形分布，第二P阱PW2生成于第二埋层BN2上表面且位于环形第二N阱NW2内，第三高浓度N型掺杂N+注入区环形设置于第二N阱NW2的上部，第二高浓度P型掺杂P+注入区设置于第二P阱PW2的上部且位于第三高浓度N型掺杂N+注入区环形的中心，第三高浓度N型掺杂N+注入区连接控制芯片电源Vdd，第二高浓度P型掺杂P+注入区连接控制芯片的FB端，第二N阱NW2与第二P阱PW2构成第二二极管D2，第二高浓度P型掺杂P+注入区作为二极管D2的阳极，第三高浓度N型掺杂N+注入区作为二极管D2的阴极；第三高浓度P型掺杂P+注入区设置于P型衬底的上部且位于第一N阱NW1与第二N阱NW2之间，第三高浓度P型掺杂P+注入区作为P型衬底的欧姆接触，连接控制芯片的地线VSS。...

【技术特征摘要】
1.一种反激式原边反馈开关电源控制芯片中的ESD保护电路，控制芯片内集成有采样保持电路、误差放大器、比较器、PFM调制器、驱动电路和ESD保护电路，输出采样信号经过辅助绕组NA的分压电阻连接采样保持电路输入端即控制芯片的FB端口，采样保持电路的输出与参考电压VREF1经误差放大器后连接PFM调制器的一个输入端，通过控制芯片的CS端口即原边绕组NP的峰值电流采样电阻获得的采样信号与参考电压VREF1经比较器COMP后连接PFM调制器的另一个输入端，控制芯片的GATE端口即PFM调制器的输出经驱动电路控制开关电源的功率管MOS1，ESD保护电路设置于控制芯片的FB端口；其特征在于：ESD保护电路包括半导体P型衬底、第一埋层BN1、第二埋层BN2、第一N阱NW1、第二N阱NW2、第一P阱PW1、第二P阱PW2以及第一高浓度N型掺杂N+注入区、第二高浓度N型掺杂N+注入区、第三高浓度N型掺杂N+注入区、第一高浓度P型掺杂P+注入区、第二高浓度P型掺杂P+注入区及第三高浓度P型掺杂P+注入区；其中：第一埋层BN1扩散在P型衬底内，第一N阱NW1生成于第一埋层BN1上表面且成环形分布，第一P阱PW1生成于第一埋层BN1上表面且位于环形第一N阱NW1内，第一高浓度N型掺杂N+注入区环形设置于第一N阱NW1的上部，第一高浓度P型掺杂P+注入区环形设置于第一P阱PW1的上部，第二高浓度N型掺杂N+注入区设置于第一P阱PW1的上部且位于第一高浓度P型掺杂P+注入区环形的中心，第一高浓度N型掺杂N+注入区及第一高浓度P型掺杂P+注入区均连接控制芯片的地线VSS...

【专利技术属性】
技术研发人员：贾怀彬，张洪俞，朱敏元，
申请(专利权)人：南京微盟电子有限公司，
类型：发明
国别省市：江苏,32