用于老化保护带减少的自适应电压系统技术方案

提供了一种设备，该设备包括：第一电源节点；第二电源节点；存储器位单元，耦合到第二电源节点；电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，该晶体管并联耦合到电路，其中晶体管能由数字信号控制，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。

Adaptive voltage system for aging protection belt reduction

【技术实现步骤摘要】
【国外来华专利技术】用于老化保护带减少的自适应电压系统优先权声明本申请要求2017年4月3日提交的名称为“ADAPTIVEVOLTAGESYSTEMFORAGINGGUARD-BANDREDUCTION(用于老化保护带减少的自适应电压系统)”的美国专利申请序列第15/477,913号的优先权，该申请通过引用整体结合于此。背景在先进的处理技术节点中，过程(P)、电压(V)和温度(T)变化(也称为“PVT”变化)和老化行为会降低设计的性能和可靠性。为了减轻这些问题，现代微处理器和/或片上系统(SoC)设计增加了固定电压/定时余裕保护带或余裕，以保证微处理器或SoC的目标性能和可靠性。而且，这些PVT变化和老化本质上可能不常见。因此，添加保护带或余裕以避免由变化引起的错误会损害能量效率和性能。附图说明通过以下给出的详细描述及通过本公开的各实施例的附图将更全面地理解本公开的实施例，然而，不应当将其认为是将本公开限于特定实施例，而是仅用于解释和理解。图1示出了根据本公开的一些实施例的自适应电压系统的高级架构。图2示出了根据本公开的一些实施例的具有用于存储器阵列的保持Vmin(V最小)监视器(RVM)的自适应电压系统的高级架构。图3A-F示出了根据本公开的一些实施例的RVM电路。图4A-B分别示出了在老化之前和老化之后的静态噪声容限(SNM)的曲线图。图5A示出了根据一些实施例的示出了具有和不具有RVM电路的跨过程变化和老化的存储器阵列的Vmin(V最小)的曲线图。图5B示出了根据一些实施例的示出存储器位单元和双堆叠二极管连接的RVM的具有老化周期的Vmin(V最小)的曲线图。图6示出了根据本公开的一些实施例的具有示出采样和应力时序图的波形的曲线图。图7A-B示出了使用一些实施例的RVM电路的功率节省的曲线图。图8示出了根据一些实施例的具有自适应电压系统的智能设备或计算机系统或SoC(片上系统)。具体实施方式由于晶体管的老化效应取决于集成电路(IC或芯片)的用户的使用和条件而不同地发生，所以即使较大的固定老化保护带或余裕可能最终被添加到老化程度较低的芯片(或IC)中，这进而又增加了芯片寿命期间的功耗。晶体管或器件老化发生在IC的存储器阵列和逻辑两者中，这增加了器件的阈值电压，从而导致较高的传播延迟和较高的活跃Vmin(V最小)。这里，术语“Vmin”通常是指最小操作电源电压，低于该最小操作电源电压时，逻辑或存储器不能正常工作。例如，存储器的Vmin是最小电源电压，低于该最小电源电压时，存储器位单元可能丢失其数据或无法向其写入数据。然而，增加IC或芯片的电源电压将增加芯片老化晶体管的速度。因此，为半导体芯片指定了更大的Vmin，以便在芯片的寿命期间向芯片的晶体管提供足够的电源电压，从而允许芯片在其整个寿命期间至少以最小的指定时钟速度工作。另外，在存储器电路(例如，静态随机存取存储器(SRAM))的情况下，随着存储器单元的晶体管老化，需要向存储器单元提供更大的电源电压以防止存储器单元丢失其存储的数据。因此，为半导体芯片指定了更大的Vmin，使得足够的电源电压施加到存储器电路的存储器单元，使得它们在半导体芯片的寿命期间保持其数据。因此，半导体芯片的指定Vmin在芯片的操作寿命的较早时间帧期间被设置为人为的高电源电平。在芯片寿命的早期阶段，半导体芯片的晶体管基本上没有老化。因此，它们可以在较低的电源电压下工作。然而，最小电源电压被建立到更高的电压电平，以确保当晶体管最终在半导体芯片的寿命中老化时，晶体管将接收足够的电源电压。在其寿命早期供应给半导体芯片的人为高电源电压对应于半导体芯片的低效率。否则，这种低效率会在人为的高电源电压下消耗的功率比所需的功率更多。半导体芯片中具有非常低的激活概率的存储器阵列(例如，SRAM位单元的行和列)对于大多数时间处于保持模式(例如，低功率模式、待机模式、睡眠模式等)。因此，保持Vmin减少/监测被用于减轻老化引入的降级。一些实施例描述了一种自适应电压系统(AVS)，该系统使用可调复制电路(TRC)作为逻辑老化监视器、存储器阵列的可调复制位(TRB)电路以及作为存储器阵列老化监视器的位单元保持vmin监视器(RVM)电路。在一些实施例中，TRC预先检测定时余裕和误差，并向功率管理单元(PMU)提供输出。在一些实施例中，TRB电路为存储器阵列提供定时余裕。当TRC跟踪逻辑块的Vmin并且TRB电路跟踪存储器阵列的定时余裕时，TRC和TRB电路可能不跟踪存储器位单元保持Vmin。一些实施例描述了用于存储器阵列的RVM电路，以跟踪跨操作模式(例如，正常模式或活动模式，以及低功率模式或睡眠模式)的位单元老化。在一些实施例中，RVM电路向PMU提供输出。在一些实施例中，PMU调制用于存储器阵列的(例如，由电压调节器、低压差(LDO)电路、DC-DC转换器等产生)电源电压以及用于避免由于老化引入的退化而导致任何逻辑/存储器故障。在下面的描述中，讨论了很多细节以提供对本公开的实施例的更彻底的解释。然而，对于本领域的技术人员将明显的是，本公开的实施例可在没有这些具体细节的情况下实践。在其他实例中，以框图形式而非详细地示出了众所周知的结构和设备以避免模糊本公开的实施例。注意，在实施例的对应附图中，利用线条来表示信号。某些线条可能更粗从而指示更多的成分信号路径，和/或在一端或多端具有箭头从而指示主要信息流动方向。这种指示并非旨在是限制性的。而是，这种线条与一个或多个示例性实施例结合使用以帮助更容易地理解电路或逻辑单元。如设计需要或偏好所指示的，任何表示的信号实际上可以包括可以在任一方向上传播的一个或多个信号，并且可以使用任何合适类型的信号方案来实现。在整个说明书中，以及在权利要求书中，术语“连接(connected)”指已连接的物体之间的直接连接(比如，电、机械、或磁性连接)，不存在任何中介设备。术语“耦合(coupled)”指直接或间接连接，例如已连接的物体之间的直接电、机械、或磁性连接，或者通过一个或多个无源或有源中介设备的间接连接。术语“电路(circuit)”或“模块(module)”可以指被安排用于彼此合作以提供期望功能的一个或多个无源和/或有源组件。术语“信号(signal)”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。“一个(a)”、“一种(an)”以及“所述(the)”的意义包括复数引用。_“在……中”(“in”)的意思包括“在……中”(“in”)和“在……上”(“on”)。术语“基本上(substantially)”、“接近(close)”、“大约(approximately)”、“近似(near)”和“约(about)”通常指在目标值的+/-10％内。除非另有说明，使用序数形容词“第一”、“第二”、“第三”等来描述公共对象，仅仅指示相同对象的不同实例被提及，并且不旨在暗示如此描述的对象必须在或者时间上、空间上、排名上、或以任何其他方式处于给定序列中。对于本公开的目的，短语“A和/或B”和“A或B”的意思是(A)、(B)或(A和B)。对于本公开的目的，短语“A、B和/或C”意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。为了实施例的目的，此处描述本文档来自技高网...

【技术保护点】
1.一种设备，包括：第一电源节点；第二电源节点；存储器位单元，所述存储器位单元耦合到所述第二电源节点；电路，所述电路耦合到所述第一电源节点和所述第二电源节，所述电路用于在二极管连接模式下操作；以及晶体管，所述晶体管与所述电路并联耦合，其中所述晶体管能由数字信号控制，使得当所述晶体管导通时，所述晶体管用于向所述存储器位单元施加电压应力和/或电流应力。

【技术特征摘要】
【国外来华专利技术】2017.04.03 US 15/477,9131.一种设备，包括：第一电源节点；第二电源节点；存储器位单元，所述存储器位单元耦合到所述第二电源节点；电路，所述电路耦合到所述第一电源节点和所述第二电源节，所述电路用于在二极管连接模式下操作；以及晶体管，所述晶体管与所述电路并联耦合，其中所述晶体管能由数字信号控制，使得当所述晶体管导通时，所述晶体管用于向所述存储器位单元施加电压应力和/或电流应力。2.如权利要求1所述的设备，包括功率管理电路，用于生成所述数字信号使得所述晶体管在低功率模式下或保持模式下导通并且在正常模式下或活跃模式下截止。3.如权利要求2所述的设备，包括感测放大器，用于在将所述电压应力和/或电流应力施加到所述存储器位单元之前和之后确定所述存储器位单元中存储的逻辑状态。4.如权利要求3所述的设备，包括电压调节器，所述电压调节器耦合到所述功率管理电路，其中所述电压调节器用于向所述第一电源节点提供电源。5.如权利要求4所述的设备，其特征在于，所述功率管理电路用于指示所述电压调节器根据与所述存储器位单元相关联的感测放大器的输出来调整所述电源。6.如权利要求5所述的设备，其特征在于，所述功率管理电路用于调整电压标识(VID)代码的值以调整所述电源。7.如权利要求2至6中任一项所述的设备，其特征在于，所述功率管理电路用于使所述第一电源节点上的电源随时间逐渐上升。8.如权利要求1至6中任一项所述的设备，其特征在于，所述存储器位单元是静态随机存取存储器位单元。9.如权利要求1到6中任一项所述的设备，其特征在于，所述电路包括下列其中之一：二极管连接的晶体管的堆叠或单个二极管连接的晶体管。10.如权利要求1至6中任一项所述的设备，其特征在于，所述电路和所述晶体管由一列存储器位单元共享，并且其中，所述一列存储器位单元用于在待机或保持模式期间提供对存储器故障的早期检测。11.一种设备，包括：第一电源节点；以及保持Vmin监视器(RVM)，所述保持Vmin监视器(RVM)耦合到存储器，其中所述RVM用于检测所述存储器的老化故障，其中所述RVM和所述存储器耦合到所述第一电源节点，并且其中所述RVM包括：存储器位单元，所述存储器位单元耦合到第二电源节点；电路，所述电路耦合到所述第一电源节点和所述第二电源节点，所述电路用于在二极管连接模式下操作；以及晶体管，所述晶体管并联耦合到所述电路，其中所述晶体管能由数字信号控制，使得当所述晶体管导通时，所述晶体管用于向所述存储器位单元施加电压应力和/或电流应力。12.如权利要求11所述的设备，包括可调复制位(TRB)电路，所述可调复...

【专利技术属性】
技术研发人员：M·曹，J·库尔卡尼，C·托库纳加，M·科拉，J·茨陈兹，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US