半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术的目的在于提供一种可不导致耐压下降及驱动能力的下降，而抑制栅极电压·漏极电流特性中的驼峰的半导体装置以及其制造方法。半导体装置包括：半导体基板，形成有半导体的元件区域及绝缘膜的元件分离区域；一对第一扩散层，在元件区域的上表面部分别在第一方向上延伸且彼此分离地形成；栅极氧化膜，在元件区域上在第一方向上延伸来形成；栅极电极，在栅极氧化膜上在所述第一方向上延伸；以及第二扩散层，形成于一对第一扩散层间的通道区域内的包含栅极氧化膜与绝缘膜相接的部分的区域，且在一对第一扩散层间包含第二扩散层的第一方向上的区间中的一对第一扩散层间的间隔比不包含第二扩散层的第一方向上的区间中的一对第一扩散层间的间隔大。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法
本专利技术涉及一种半导体装置以及半导体装置的制造方法。
技术介绍
作为半导体装置的元件分离结构，已知在硅基板的表面设置沟槽，且在所述沟槽中埋设氧化硅材料等绝缘材的浅沟槽隔离(shallowtrenchisolation，STI)。另外，已知在此种半导体装置中，在硅基板(又称阱区域(wellregion))内的利用STI的元件分离绝缘层与栅极氧化膜的边界部，形成具有与原有的通道特性不同的子通道(sub-channel)的寄生晶体管(parasitictransistor)(例如，参照专利文献1)。例如，在所述半导体装置的制造过程中，有在元件分离绝缘层的上表面的端部产生“凹陷”的情况。此时，由于此“凹陷”，存在元件分离绝缘层附近的栅极氧化膜的膜厚度与通道中央部相比而变薄的情况，且形成于与薄的膜厚度的栅极氧化膜对应的区域的寄生晶体管的阈值电压变得低于原有的晶体管的阈值电压。由此，伴随栅极电压的增加，首先，寄生晶体管变成导通状态，因进一步的栅极电压的增加，原有的晶体管成为导通状态。因而，产生在栅极电压为寄生晶体管的阈值电压以上且低于原有的晶体管的阈值电压的情况下，与寄生晶体管相应的漏极电流在源极和漏极之间流动，当所述栅极电压成为原有的晶体管的阈值电压以上时，与寄生晶体管和原有的晶体管相应的漏极电流在源极及漏极间流动的，所谓的驼峰(hump)。此种驼峰特性与所要求的特性不同，因此会导致操作裕度(margin)的下降。因此，提出一种通过对所述寄生晶体管的形成区域注入杂质，而使所述寄生晶体管的阈值电压增加直至变成与原有的晶体管的阈值电压相等为止，而实现驼峰特性的抑制的技术(例如，参照专利文献2)。[现有技术文献][专利文献][专利文献1]日本专利特开2004-288873号公报[专利文献2]日本专利特开2011-176115号公报
技术实现思路
[专利技术所要解决的问题]此外，例如在驱动液晶显示屏的驱动器的输出级，使用处理比逻辑电路用的电源电压高的电压的高耐压晶体管。高耐压晶体管与低耐压晶体管相比，栅极氧化膜的膜厚度更厚，所以在栅极电压·漏极电流特性(也称为Vg-Id特性)中，产生驼峰的栅极电压的范围变大。因此，考虑针对所述高耐压晶体管，也与所述专利文献1同样地，通过对形成寄生晶体管的区域(以下，称为驼峰抑制离子注入区域)注入杂质，来实现驼峰抑制。但是，当对此种高耐压晶体管的栅极施加高电压时，产生耗尽层(depletionlayer)自用作源极或漏极的低浓度扩散层的伸长被驼峰抑制离子注入区域抑制，从而耐压下降的问题。再者，为了避免此耐压下降，考虑扩大低浓度扩散层与驼峰抑制离子注入区域的距离，但与此相应地栅极长度变长，所以产生导致晶体管的驱动能力下降的问题。因此，本专利技术的目的在于提供一种可不导致耐压下降及驱动能力下降，而抑制栅极电压·漏极电流特性中的驼峰的半导体装置以及半导体装置的制造方法。[解决问题的技术手段]本专利技术的半导体装置包括：半导体基板，形成有半导体的元件区域、以及包围所述元件区域的周围且包含与所述元件区域相接的绝缘膜的元件分离区域；一个第一扩散层及另一个第一扩散层，在所述元件区域的上表面部分别在第一方向上延伸且彼此分离地形成，且所述第一方向上的端部与所述绝缘膜相接；栅极氧化膜，在所述元件区域上在所述第一方向上延伸来形成，且所述第一方向上的端部与所述绝缘膜相接；栅极电极，在所述栅极氧化膜上在所述第一方向上延伸，且所述第一方向上的端部形成于所述绝缘膜上；以及第二扩散层，形成于所述一个第一扩散层与所述另一个第一扩散层间的通道区域内的包含所述栅极氧化膜与所述绝缘膜相接的部分的区域，且在所述一个第一扩散层与所述另一个第一扩散层间包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔比不包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔大。另外，本专利技术的半导体装置包括：半导体基板，在主表面上包括元件区域、以及与所述元件区域的周围相接来包围的元件分离区域；电极，一端配置于所述元件分离区域上，并且经由绝缘层而配置于所述主表面的所述元件区域上；一对第一扩散层，彼此相向地配置于在俯视下在内包于与所述电极对应的区域的所述元件区域；以及第二扩散层，在俯视下在内包于与所述电极对应的区域的所述元件区域，与形成所述元件区域和所述元件分离区域的边界的边相接来形成，并且远离所述第一扩散层并且彼此相向地配置，所述一对第一扩散层所夹持的通道区域在与所述边垂直的方向上延伸，并且内包所述第一扩散层，且包括：第一区域，内包所述第二扩散层并且与所述边平行的方向的宽度为第一长度；第二区域，以及与所述边平行的方向的宽度为比所述第一长度短的第二长度。另外，本专利技术的半导体装置的制造方法为包括半导体的元件区域、以及包围所述元件区域的周围且包含与所述元件区域相接的绝缘膜的元件分离区域的半导体装置的制造方法，且所述半导体装置的制造方法包括：第一工序，通过对所述元件区域的上表面部注入杂质，而形成分别在第一方向上延伸且彼此分离，且所述第一方向上的端部与所述绝缘膜相接的一个第一扩散层及另一个第一扩散层；第二工序，在所述一个第一扩散层与所述另一个第一扩散层间所夹持的通道区域的上表面部，在包含与所述绝缘膜相接的部分的区域注入杂质来形成第二扩散层；以及第三工序，形成在所述元件区域上在所述第一方向上延伸，且所述第一方向上的端部与所述绝缘膜相接的栅极氧化膜、以及在所述栅极氧化膜上在所述第一方向上延伸，且所述第一方向上的端部位于所述绝缘膜上的栅极电极，且在所述第一工序中，在所述元件区域的上表面部形成具有如下形态的所述一个第一扩散层及所述另一个第一扩散层，即，在所述一个第一扩散层与所述另一个第一扩散层间，包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔比不包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔大。[专利技术的效果]在本专利技术中，在一个第一扩散层与另一个第一扩散层间的通道区域内，设置作为抑制在栅极电压·漏极电流特性中产生的驼峰的驼峰抑制扩散区域的第二扩散层。此处，在一个第一扩散层与另一个第一扩散层间，使包含驼峰抑制扩散区域的区间中的一个第一扩散层与另一个第一扩散层间的间隔比不包含驼峰抑制扩散区域的区间中的一个第一扩散层与另一个第一扩散层间的间隔大。根据所述构成，耗尽层从一个第一扩散层及另一个第一扩散层的伸长不会被驼峰抑制扩散区域抑制而伸长，因此可防止晶体管的耐压下降。进而，关于一个第一扩散层与另一个第一扩散层间的间隔，使不包含驼峰抑制扩散区域的区间中的间隔比包含驼峰抑制扩散区域的区间中的间隔窄，因此可不局限于驼峰抑制扩散区域的大小，而缩短晶体管的通道长度。因此，根据本专利技术，可不导致耐压下降及驱动能力下降，而抑制栅极电压·漏极电流特性中的驼峰。附图说明图1A是表示半导体装置100的上表面的俯视图。图1B是表示图1A中的X-X线处的剖面的剖面图。图1C是表示图1A中的Y-Y线处的剖面的剖面图。图2是表示半导体装置100的另一实施例的上表面的俯视图。图3是表示图2所示的半导体装置100本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：半导体基板，形成有半导体的元件区域、以及包围所述元件区域的周围且包含与所述元件区域相接的绝缘膜的元件分离区域；一个第一扩散层及另一个第一扩散层，在所述元件区域的上表面部分别在第一方向上延伸且彼此分离地形成，且所述第一方向上的端部与所述绝缘膜相接；栅极氧化膜，在所述元件区域上在所述第一方向上延伸来形成，且所述第一方向上的端部与所述绝缘膜相接；栅极电极，在所述栅极氧化膜上在所述第一方向上延伸，且所述第一方向上的端部形成于所述绝缘膜上；以及第二扩散层，形成于所述一个第一扩散层与所述另一个第一扩散层间的通道区域内的包含所述栅极氧化膜与所述绝缘膜相接的部分的区域；在所述一个第一扩散层与所述另一个第一扩散层间，包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔比不包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔大。

【技术特征摘要】
2018.03.26 JP 2018-0584351.一种半导体装置，其特征在于，包括：半导体基板，形成有半导体的元件区域、以及包围所述元件区域的周围且包含与所述元件区域相接的绝缘膜的元件分离区域；一个第一扩散层及另一个第一扩散层，在所述元件区域的上表面部分别在第一方向上延伸且彼此分离地形成，且所述第一方向上的端部与所述绝缘膜相接；栅极氧化膜，在所述元件区域上在所述第一方向上延伸来形成，且所述第一方向上的端部与所述绝缘膜相接；栅极电极，在所述栅极氧化膜上在所述第一方向上延伸，且所述第一方向上的端部形成于所述绝缘膜上；以及第二扩散层，形成于所述一个第一扩散层与所述另一个第一扩散层间的通道区域内的包含所述栅极氧化膜与所述绝缘膜相接的部分的区域；在所述一个第一扩散层与所述另一个第一扩散层间，包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔比不包含所述第二扩散层的所述第一方向上的区间中的所述一个第一扩散层与所述另一个第一扩散层间的间隔大。2.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜埋设于所述半导体基板上所形成的沟槽。3.根据权利要求1或2所述的半导体装置，其特征在于，在所述第二扩散层中包含浓度比所述通道区域高的杂质。4.根据权利要求1或2所述的半导体装置，其特征在于，所述第二扩散层及所述通道区域为第一导电型，所述一个第一扩散层及所述另一个第一扩散层为与所述第一导电型不同的第二导电型。5.根据权利要求1或2所述的半导体装置，其特征在于，与所述一个第一扩散层及所述另一个第一扩散层相比，包含高浓度的杂质的一个高浓度扩散层及另一个高浓度扩散层形成于所述一个第一扩散层及所述另一个第一扩散层的各者的表层，所述栅极电极的所述端部包含覆盖所述第二扩散层的区域，所述栅极电极的所述端部中的与所述第一方向正交的方向上的电极宽度比所述端部以外的所述栅极电极的区域中的与所述第一方向正交的方向上的电极宽度大，在所述一个高浓度扩散层与所述另一个高浓度扩散层间，包含所述第二扩散层的所述第一方向上的区间中的所述一个高浓度扩散层与所述另一个高浓度扩散层间的间隔比不包含所述第二扩散层的所述第一方向上的区间中的所述一个高浓度扩散层与所述另一个高浓度扩散层间的间隔大。6.根据权利要求5所述的半导体装置，其特征在于，所述一个高浓度扩散层及所述另一个高浓度扩散层的各者在所述一个高浓度扩散层与所述另一个高浓度扩散层间不包含所述第二扩散层的所述第一方向上的区间中，具有朝所述通道区域的方向突出的突出部，在所述一个高浓度扩散层及所述另一个高浓度扩散层各者的上表面中的包含所述突出部的区域，结合有触头。7.一种半导体装置，其特征在于，包括：半导体基板，在主表面上包括元件区域、以及与所述元件区域的周围相接来包围的元件分离区域；电极，一端配置于所述元件分离区域上，并且经由绝缘层而配置于所述主表面的所述元件区域上；一对第一扩散层，彼此相向地配置于在俯视下内包于与所述电极对应的区域的所述元件区域；以及第二扩散层，在俯视下内包于与所述电极对应的区域的所述元件区域，与形成所述元件区域与所述元件分离区域的边界的边相接，并且远离所述一对第一扩散层来配置；其中所述一对第一扩散层所夹持的通道区域在与所述边垂直的方向上延伸，并且内包所述第一扩散层，且具有：第一区域，内包所述第二扩散层且与所述边平行的方向上的宽度为第一长度；以及第二区域，与所述...

【专利技术属性】
技术研发人员：葛西礼美，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本,JP