半导体结构及其制造方法技术

本发明专利技术提供一种半导体结构及其制造方法，包括：一基板，包括一第一区域与一第二区域；一第一沟槽，形成于该基板中，位于该第一区域，由一第一突出结构所包围；一第二沟槽，形成于该基板中，位于该第二区域，由一第二突出结构所包围，其中该第二沟槽的深度大于该第一沟槽的深度；一第一氧化硅层，形成于该第一突出结构的顶部；一第二氧化硅层，形成于该第二突出结构的顶部；一第一介电层，形成于该第一氧化硅层上；以及一第二介电层，形成于该第二氧化硅层上，其中该第一介电层的厚度大于该第二介电层的厚度。

Semiconductor structure and manufacturing method

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术有关于一种半导体结构，特别是有关于一种在低压区与高压区具有不同厚度氮化硅层的半导体结构及其制造方法。
技术介绍
对于高压(highvoltage)元件来说，制作较深的沟槽是必要的，以有效提升其崩溃电压。然而，对于低压(lowvoltage)元件来说，由于低压元件的接面较浅，若此时沟槽深度深，则后续在进行注入制程时，势必针对基板更深的位置进行注入，然而，此种深度注入的制程条件并不易控制，且由于深沟槽的填入制程并不易进行，须将低压元件间的沟槽开口进一步扩大。种种显示，单一深度的沟槽结构已不符合高、低压元件整合制程的需求。然而，目前业界常使用制作不同深度沟槽的方法，均需配合多重的制程步骤(多次黄光、多次蚀刻)方能达成，相当耗费成本。因此，开发一种简易的、且在低压区与高压区可同时具有不同深度沟槽的半导体结构及相关制造方法是众所期待的。
技术实现思路
根据本专利技术的一实施例，提供一种半导体结构。该半导体结构包括：一基板，包括一第一区域与一第二区域；一第一沟槽，形成于该基板中，位于该第一区域，由一第一突出结构所包围；一第二沟槽，形成于该基板中，位于该第二区域，由一第二突出结构所包围，其中该第二沟槽的深度大于该第一沟槽的深度；一第一氧化硅层，形成于该第一突出结构的顶部；一第二氧化硅层，形成于该第二突出结构的顶部；一第一介电层，形成于该第一氧化硅层上；以及一第二介电层，形成于该第二氧化硅层上，其中该第一介电层的厚度大于该第二介电层的厚度。根据部分实施例，上述基板为一硅基板。根据部分实施例，上述第一区域为低压元件设置的区域，上述第二区域为高压元件设置的区域。根据部分实施例，上述第一沟槽为低压元件间的电性隔离，上述第二沟槽为高压元件间的电性隔离。根据部分实施例，上述第一沟槽的深度与上述第二沟槽的深度的差异大体介于500埃至5,000埃。根据部分实施例，上述第一介电层与上述第二介电层包括氮化硅或氧化硅。根据部分实施例，当上述第一介电层与上述第二介电层为氮化硅时，上述第一氧化硅层更包括延伸覆盖上述第一突出结构的部分侧壁，上述第二氧化硅层更包括延伸覆盖上述第二突出结构的部分侧壁。根据部分实施例，上述第二突出结构的顶部与侧壁的连接部分的曲率半径大于上述第一突出结构的顶部与侧壁的连接部分的曲率半径。根据部分实施例，上述第一介电层的厚度与上述第二介电层的厚度的差异大体介于300埃至1,000埃。根据本专利技术的一实施例，提供一种半导体结构的制造方法。该制造方法包括：提供一基板，该基板包括一第一区域与一第二区域；形成一氧化硅层于该基板上；形成一介电层于该氧化硅层上，其中位于该基板的该第一区域的该介电层的厚度大于位于该基板的该第二区域的该介电层的厚度；以及实施一蚀刻制程，对该介电层进行蚀刻，穿过该氧化硅层至该基板，以于该基板的该第一区域中，形成一第一沟槽，由一第一突出结构所包围，于该基板的该第二区域中，形成一第二沟槽，由一第二突出结构所包围，其中该第二沟槽的深度大于该第一沟槽的深度，其中位于该第一突出结构的顶部的该氧化硅层定义为一第一氧化硅层，位于该第二突出结构的顶部的该氧化硅层定义为一第二氧化硅层。根据部分实施例，上述蚀刻制程的蚀刻气体包括六氟化硫、甲烷与氮气的组合或六氟化硫、甲烷、氮气与氧气的组合。根据部分实施例，上述介电层与上述基板的蚀刻选择比大体介于1：4至1：10。根据部分实施例，当上述介电层为氮化硅时，更包括实施一氧化制程，以使上述第一氧化硅层延伸覆盖上述第一突出结构的部分侧壁，使上述第二氧化硅层延伸覆盖上述第二突出结构的部分侧壁。本专利技术在低压区与高压区制作出厚度不同的氮化硅层(即，于低压区制作厚度较厚的氮化硅层、于高压区制作厚度较薄的氮化硅层)，后续再配合具备特定蚀刻条件(例如氮化硅层对硅基板的蚀刻选择比)的单一蚀刻步骤，即能同时在低压区获得深度较浅的沟槽，又能在高压区获得深度较深的沟槽。此外，在后续进行氧化制程时(可于化学机械研磨(CMP)制程之前或之后进行)，由于低压区的氮化硅层较厚，高压区的氮化硅层较薄，使得低压区沟槽的圆化效应(roundingeffect)较不明显，高压区沟槽则呈现较明显的圆化效应，而此不同程度的圆化效应，恰好分别对于低压元件与高压元件有着不同面向的贡献。对于低压元件来说，较低的圆化效应，可维持元件通道的有效宽度，得到高的饱和区漏极电流(saturation-regiondraincurrent，Idsat)，而对于高压元件来说，较高的圆化效应，则可提升相关结构于整片晶圆中的均匀性，增加元件匹配性。因此，本专利技术在低压区与高压区制作出不同深度的沟槽的同时，又能提升低压元件与高压元件分别在结构及电性上的优势。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的图式，作详细说明如下。附图说明图1是根据本专利技术的一实施例，一种半导体结构的剖面示意图；图2A-图2E图是根据本专利技术的一实施例，一种半导体结构制造方法的剖面示意图。图3是根据本专利技术的一实施例，一种半导体结构的剖面示意图；图4A-图4E是根据本专利技术的一实施例，一种半导体结构制造方法的剖面示意图。符号说明：10半导体结构；12基板；14第一沟槽；16第一突出结构；18第二沟槽；20第二突出结构；22第一氧化硅层；24第二氧化硅层；25氧化硅层；26第一介电层；28第二介电层；29介电层；30基板的第一区域；32基板的第二区域；34第一突出结构的顶部；36第二突出结构的顶部；38图案化光阻层；40第一突出结构的侧壁；42第二突出结构的侧壁；44第一突出结构的顶部与侧壁的连接部分；46第二突出结构的顶部与侧壁的连接部分；H1第一沟槽的深度；H2第二沟槽的深度；R1第一突出结构的顶部与侧壁的连接部分的曲率半径；R2第二突出结构的顶部与侧壁的连接部分的曲率半径；T1第一介电层的厚度；T2第二介电层的厚度。具体实施方式请参阅图1，根据本专利技术的一实施例，提供一种半导体结构10。图1为半导体结构10的剖面示意图。如图1所示，在本实施例中，半导体结构10包括基板12、第一沟槽14、第一突出结构16、第二沟槽18、第二突出结构20、第一氧化硅层22、第二氧化硅层24、第一介电层26、以及第二介电层28。基板12包括第一区域30与第二区域32。第一沟槽14形成于基板12中，位于第一区域30，由第一突出结构16所包围。第二沟槽18形成于基板12中，位于第二区域32，由第二突出结构20所包围。值得注意的是，第二沟槽18的深度H2大于第一沟槽14的深度H1。第一氧化硅层22形成于第一突出结构16的顶部34。第二氧化硅层24形成于第二突出结构20的顶部36。第一介电层26形成于第一氧化硅层22上。第二介电层28形成于第二氧化硅层24上。值得注意的是，第一介电层26的厚度T1大于第二介电层28的厚度T2。在部分实施例中，基板12可为硅基板。在部分实施例中，第一区域30可为低压(lowvoltage)元件设置的区域，第二区域32可为高压(highvoltage)元件设置的区域。在部分实施例中，第一沟槽14可为低压元件间的电性隔离(electricalisolation)，第二沟槽18可为高压元件间的电性隔离。在部分实施例中本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，所述的半导体结构包括：一基板，包括一第一区域与一第二区域；一第一沟槽，形成于所述基板中，位于所述第一区域，由一第一突出结构所包围；以及一第二沟槽，形成于所述基板中，位于所述第二区域，由一第二突出结构所包围，其中所述第二沟槽的深度大于所述第一沟槽的深度，其中所述第二突出结构的顶部与侧壁的连接部分的曲率半径大于所述第一突出结构的顶部与侧壁的连接部分的曲率半径。

【技术特征摘要】
1.一种半导体结构，其特征在于，所述的半导体结构包括：一基板，包括一第一区域与一第二区域；一第一沟槽，形成于所述基板中，位于所述第一区域，由一第一突出结构所包围；以及一第二沟槽，形成于所述基板中，位于所述第二区域，由一第二突出结构所包围，其中所述第二沟槽的深度大于所述第一沟槽的深度，其中所述第二突出结构的顶部与侧壁的连接部分的曲率半径大于所述第一突出结构的顶部与侧壁的连接部分的曲率半径。2.如权利要求1所述的半导体结构，其特征在于，所述基板为一硅基板。3.如权利要求1所述的半导体结构，其特征在于，所述第一区域为低压元件设置的区域，所述第二区域为高压元件设置的区域。4.如权利要求1所述的半导体结构，其特征在于，所述第一沟槽为低压元件间的电性隔离，所述第二沟槽为高压元件间的电性隔离。5.如权利要求1所述的半导体结构，其特征在于，所述第一沟槽的深度与所述第二沟槽的深度的差异大体介于500埃至5,000埃。6.如权利要求1所述的半导体结构，其特征在于，所述半导体结构更包括一第一氧化硅层，形成于所述第一突出结构的所述顶部，以及一第二氧化硅层，形成于所述第二突出结构的所述顶部。7.如权利要求6所述的半导体结构，其特征在于，所述半导体结构更包括一第一介电层，形成于所述第一氧化硅层上，以及一第二介电层，形成于所述第二氧化硅层上，其中所述第一介电层的厚度大于所述第二介电层的厚度。8.如权利要求7所述的半导体结构，其特征在于，所述第一介电层与所述第二介电层包括氮化硅或氧化硅。9.如权利要求8所述的半导体结构，其特征在于，当所述第一介电层与所述第二介电层为氮化硅时，所述第一氧化硅层更包括延伸覆盖所述第一突出结构的部分侧壁，所述第二氧化硅层更包括延伸覆盖所述第二突出结构的部分侧壁。10.如权利要求7所述的半导体结构，其特征在于，所述第一介电层的厚度与所述第二介电层的厚度的差异大体介于300埃至1,000埃。11.一种半导体结构的制造方法，其特征在于，所述的半导体结构的...

【专利技术属性】
技术研发人员：许静宜，庄璧光，胡博胜，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71