ESD保护装置、包括ESD保护装置的半导体装置和其制造方法制造方法及图纸

一种用于保护集成电路(IC)免于ESD事件的影响的ESD保护装置包括：第一端，其耦合到所述IC的输入/输出焊盘；第二端，其耦合到参考电压或接地电压；可控硅整流器(SCR)装置，其具有连接到所述第一端的阳极和连接到所述参考电压或所述接地电压的阴极；以及pnp晶体管，其与所述SCR装置并联耦合。所述pnp晶体管具有耦合到所述第一端的发射极、耦合到所述第二端的集电极和耦合到所述SCR的栅极的基极。所述pnp晶体管包括形成于衬底的第一侧处的接触区域，所述第一接触区域被形成于所述衬底的所述第一侧处的STI层包围。在所述第一接触区域和所述STI层的相交点处形成有绝缘结构。

ESD protection device, semiconductor device including ESD protection device and manufacturing method thereof

【技术实现步骤摘要】
ESD保护装置、包括ESD保护装置的半导体装置和其制造方法
本专利技术总体上涉及可以在半导体装置上实施的静电放电(ESD)保护电路。更具体地说，本专利技术涉及对ESD事件具有增强的鲁棒性的ESD保护电路。
技术介绍
在半导体装置利用、制造和/或设计中，静电放电(ESD)是个问题。当从耦合到半导体装置的其它电路或从接触半导体装置的人和/或机械和工具接收到ESD事件时，在半导体装置上制造的集成电路(IC)可能损坏。在ESD事件期间，IC可能接收到在相对短的时间段期间引起相对大的电流的电荷。IC内部的电压由于所述大电流而增加。如果所产生的电压、电流、功率或能量超过IC的最大能力，则其可能对IC造成无法挽回的损坏。
技术实现思路
根据本专利技术的第一方面，提供一种用于保护集成电路免于在集成电路处接收到的静电放电ESD事件的影响的ESD保护装置，所述ESD保护装置包括：第一端，其被配置成耦合到所述集成电路的输入/输出I/O焊盘；第二端，其被配置成耦合到参考电压或接地电压；可控硅整流器SCR，其具有连接到所述第一端的阳极和连接到所述参考电压或所述接地电压的阴极；以及pnp晶体管，其与所述SCR并联耦合，所述pnp晶体管具有耦合到所述第一端的发射极、耦合到所述第二端的集电极和耦合到所述SCR的栅极的基极，其中所述pnp晶体管包括形成于衬底的第一侧处的第一接触区域，所述第一接触区域至少部分地被形成于所述衬底的所述第一侧处的浅槽隔离STI层包围，并且其中在所述第一接触区域和所述STI层的相交点处形成有绝缘结构。在一个或多个实施例中，所述ESD保护装置进一步包括形成于所述pnp晶体管的所述第一接触区域上的自对准硅化物结构，其中所述绝缘结构完全包围所述自对准硅化物结构的侧缘。在一个或多个实施例中，所述自对准硅化物结构被配置成耦合到所述参考电压或所述接地电压。在一个或多个实施例中，所述衬底包括具有所述第一侧的p掺杂衬底，并且所述ESD保护装置进一步包括形成于所述p掺杂衬底中的隔离结构，所述隔离结构将所述p掺杂衬底的第一区域与所述p掺杂衬底的第二区域分离，所述隔离结构包括在横向方向上布置在所述p掺杂衬底的所述第一区域与所述第二区域之间的界面处的N埋层，所述第一区域从所述第一侧向所述N埋层延伸，其中所述SCR定位在所述第一区域中，使得所述N埋层存在于所述SCR下方、在所述第一区域与所述第二区域之间的所述界面处，并且所述N埋层不存在于所述pnp晶体管下方。在一个或多个实施例中，所述ESD保护装置进一步包括从所述第一侧延伸并且接触所述N埋层的N掺杂区域，所述N掺杂区域将所述SCR定位在其中的所述第一区域与定位在所述第一区域外部的所述pnp晶体管隔离。在一个或多个实施例中，所述pnp晶体管的所述基极通过所述N掺杂区域耦合到所述SCR的所述栅极。在一个或多个实施例中，所述绝缘结构包括抗蚀剂保护氧化物RPO。在一个或多个实施例中，所述绝缘结构是第一绝缘结构；所述SCR包括至少第二接触区域和第三接触区域；第二绝缘结构包围所述第二接触区域；并且第三绝缘结构包围所述第三接触区域，其中所述第一绝缘结构与所述第一绝缘结构和所述第二绝缘结构不相连。在一个或多个实施例中，所述SCR是第一SCR，并且所述ESD保护装置进一步包括布置在所述第一SCR与所述第二端之间的第二SCR，所述第二SCR的阳极连接到所述第一SCR的阴极，并且所述第二SCR的阴极连接到所述第二端。在一个或多个实施例中，所述衬底包括具有所述第一侧的p掺杂衬底，并且所述ESD保护装置进一步包括形成于所述p掺杂衬底中的隔离结构，所述隔离结构将所述p掺杂衬底的第一区域与所述p掺杂衬底的第二区域分离，所述隔离结构包括在横向方向上布置在所述p掺杂衬底的所述第一区域与所述第二区域之间的界面处的N埋层，所述第一区域从所述第一侧向所述N埋层延伸，其中所述第一SCR和所述第二SCR定位在所述第一区域中，使得所述N埋层存在于所述第一SCR和所述第二SCR下方、在所述第一区域与所述第二区域之间的所述界面处，并且所述N埋层不存在于所述pnp晶体管下方。根据本专利技术的第二方面，提供一种集成电路，其包括根据第一方面所述的ESD保护装置中的至少一个。根据本专利技术的第三方面，提供一种制造包括ESD保护装置的半导体装置的方法，所述方法包括：获得衬底，所述衬底具有形成于其中的可控硅整流器SCR和pnp晶体管，所述pnp晶体管与所述SCR并联耦合，其中所述pnp晶体管包括形成于所述衬底的第一侧处的第一接触区域，所述第一接触区域至少部分地被形成于所述衬底的所述第一侧处的浅槽隔离STI层包围；以及在所述第一接触区域和所述STI层的相交点处形成绝缘结构。在一个或多个实施例中，所述方法进一步包括：在所述pnp晶体管的所述第一接触区域上形成自对准硅化物结构；并且所述形成所述绝缘结构包括用所述绝缘结构完全包围所述自对准硅化物结构的侧缘，其中所述绝缘结构包括抗蚀剂保护氧化物RPO。在一个或多个实施例中，所述获得所述衬底包括：获得p掺杂衬底；以及在所述p掺杂衬底中形成隔离结构，所述隔离结构将所述p掺杂衬底的第一区域与所述p掺杂衬底的第二区域分离，所述隔离结构包括在横向方向上布置在所述p掺杂衬底的所述第一区域与所述第二区域之间的界面处的N埋层，所述第一区域从所述p掺杂衬底的所述第一侧向所述N埋层延伸，其中所述SCR定位在所述第一区域中，使得所述N埋层存在于所述SCR下方、在所述第一区域与所述第二区域之间的所述界面处，并且所述N埋层不存在于所述pnp晶体管下方。根据本专利技术的第四方面，提供一种半导体装置，其包括：集成电路；以及静电放电ESD保护装置，其用于保护所述集成电路免于在所述集成电路的输入/输出I/O焊盘处接收到的ESD事件的影响，其中所述ESD保护装置是根据第一方面所述的ESD保护装置。本专利技术的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。附图说明附图用于进一步说明各个实施例并且用于解释全部根据本专利技术的各种原理和优点，在附图中的单独视图中，相似的附图标记指代相同或功能上类似的元件，附图不一定按比例绘制，并且附图连同以下详细说明被结合到本说明书中并形成本说明书的一部分。图1以横截面视图示出了根据实施例的包括ESD保护装置的半导体装置的结构；图2示出了图1的横截面视图中的ESD保护装置的电路的晶体管；图3示出了在图1和图2的半导体装置中实施的ESD保护装置的电路图；图4示出了图1到图3的ESD保护装置的操作特性；图5以横截面视图示出了根据另一个实施例的图1的半导体装置的结构；图6以横截面视图示出了根据另一个实施例的实施ESD保护装置的另一个半导体装置的结构；图7以横截面视图示出了根据另一个实施例的图6的半导体装置的结构；图8示出了在图6和图7的半导体装置中实施的ESD保护装置的电路图；并且图9示出了制造包括对ESD事件具有增强的鲁棒性的ESD保护装置的半导体装置的方法。具体实施方式总的来说，本公开涉及静电放电(ESD)保护装置、包括ESD保护装置的半导体装置、以及用于制造包括ESD保护装置的半导体装置的方法。更具体地说，ESD保护电路被实施为与一个或多个双向可控硅整流器(SCR)组合的pnp晶体管。在一些实施例中，pn本文档来自技高网...

【技术保护点】
1.一种用于保护集成电路(94)免于在集成电路处接收到的静电放电ESD事件的影响的ESD保护装置(20，132)，其特征在于，所述ESD保护装置包括：第一端(92)，其被配置成耦合到所述集成电路的输入/输出I/O焊盘(80)；第二端(96)，其被配置成耦合到参考电压或接地电压；可控硅整流器SCR(88)，其具有连接到所述第一端的阳极(98)和连接到所述参考电压或所述接地电压的阴极(100)；以及pnp晶体管(90)，其与所述SCR并联耦合，所述pnp晶体管具有耦合到所述第一端的发射极(102)、耦合到所述第二端的集电极(104)和耦合到所述SCR的栅极(108)的基极(106)，其中所述pnp晶体管包括形成于衬底(24)的第一侧(26)处的第一接触区域(66)，所述第一接触区域至少部分地被形成于所述衬底的所述第一侧处的浅槽隔离STI层(84)包围，并且其中在所述第一接触区域和所述STI层的相交点处形成有绝缘结构(116)。

【技术特征摘要】
2018.04.09 EP 18305413.91.一种用于保护集成电路(94)免于在集成电路处接收到的静电放电ESD事件的影响的ESD保护装置(20，132)，其特征在于，所述ESD保护装置包括：第一端(92)，其被配置成耦合到所述集成电路的输入/输出I/O焊盘(80)；第二端(96)，其被配置成耦合到参考电压或接地电压；可控硅整流器SCR(88)，其具有连接到所述第一端的阳极(98)和连接到所述参考电压或所述接地电压的阴极(100)；以及pnp晶体管(90)，其与所述SCR并联耦合，所述pnp晶体管具有耦合到所述第一端的发射极(102)、耦合到所述第二端的集电极(104)和耦合到所述SCR的栅极(108)的基极(106)，其中所述pnp晶体管包括形成于衬底(24)的第一侧(26)处的第一接触区域(66)，所述第一接触区域至少部分地被形成于所述衬底的所述第一侧处的浅槽隔离STI层(84)包围，并且其中在所述第一接触区域和所述STI层的相交点处形成有绝缘结构(116)。2.根据权利要求1所述的ESD保护装置(22，132)，其特征在于，其进一步包括形成于所述pnp晶体管(90)的所述第一接触区域(66)上的自对准硅化物结构(118)，其中所述绝缘结构(116)完全包围所述自对准硅化物结构的侧缘(120)。3.根据权利要求2所述的ESD保护装置(22，132)，其特征在于，所述自对准硅化物结构(118)被配置成耦合到所述参考电压或所述接地电压。4.根据权利要求1到3中任一项所述的ESD保护装置(22，132)，其特征在于，所述衬底(24)包括具有所述第一侧(26)的p掺杂衬底，并且所述ESD保护装置进一步包括形成于所述p掺杂衬底中的隔离结构(34)，所述隔离结构将所述p掺杂衬底的第一区域(36)与所述p掺杂衬底的第二区域(38)分离，所述隔离结构包括在横向方向上布置在所述p掺杂衬底的所述第一区域与所述第二区域之间的界面处的N埋层(40)，...

【专利技术属性】
技术研发人员：詹柔莹，简菲利普·莱恩，叶夫根尼·尼科洛夫·斯特凡诺夫，阿兰·塞勒，帕特里斯·贝塞，
申请(专利权)人：恩智浦美国有限公司，
类型：发明
国别省市：美国,US