半导体存储器件及其操作方法技术

一种半导体存储器件的操作方法包括：基于输入到跨域单元整体复位信号发生器中的跨域单元复位信号而产生跨域单元整体复位信号；以及在数据时钟不跳变的数据时钟准备区段期间，基于跨域单元整体复位信号而将与跨域单元的数据时钟同步的计数器复位。

【技术实现步骤摘要】
半导体存储器件及其操作方法相关申请的交叉引用本申请要求2018年4月6日提交的申请号为10-2018-0040550的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及半导体存储器件，且更具体地涉及同步半导体存储器件。
技术介绍
半导体存储器件正在被开发以提高半导体存储器件的集成度和操作速度。为了增大半导体存储器件的操作速度，同步存储器件已被开发出来。同步存储器件能够同步于从存储器芯片外部接收的时钟信号而操作。已提出了在外部时钟的单个周期期间(特别是同步于外部时钟的上升沿)通过单个数据引脚输入或者输出一条数据的单数据速率(SDR)同步半导体存储器件。然而，SDR同步半导体存储器件对于需要高速操作的系统来说是不足的。具体说来，半导体存储器件响应于从数据处理装置(如存储器控制器)提供的读取命令而输出与从数据处理装置随同读取命令一起被提供的读取地址相对应的读取数据。另外，半导体存储器件响应于从数据处理装置提供的写入命令而储存与从数据处理装置随同写入命令一起被提供的写入地址相对应的写入数据。半导体存储器件的这种读取操作和写入操作需要高度操作。通常，半导体存储器件的性能随着其读取操作和写入操作的速度变快而被评估为良好。特别地，对于处理大量数据(诸如图像数据)的半导体存储器件来说，输出储存的数据所需的时间是一个重要的评估因素。此外，当半导体存储器件将准确的数据输出到系统时，系统可以稳定操作。为了实现更高的数据输入和输出，提出了在从外部提供的系统时钟的上升沿和下降沿处输入或者输出两比特位数据的半导体存储器件。即，半导体存储器件在系统时钟的单个周期期间输入或者输出四比特位的数据。为了在系统时钟的单个周期期间实现四比特位数据的输入和输出，半导体存储器件使用具有系统时钟频率两倍大的频率的数据时钟。即，半导体存储器件使用系统时钟以从外部源接收地址和命令、而使用数据时钟以在系统时钟的单个周期中实现四比特位数据的输入和输出。需要跨域单元来将与系统时钟同步的读取信号和写入信号改变为与数据时钟同步。跨域单元包括与系统时钟同步的计数器和与数据时钟同步的计数器。对于跨域单元的正常操作来说，需要将与系统时钟同步的计数器和与数据时钟同步的计数器复位的操作。
技术实现思路
各种实施例涉及有效地将跨域单元的计数器(尤其是与数据时钟同步的计数器)复位的方法。在本专利技术的一个示例性实施例中，一种半导体存储器件的操作方法可以包括：基于输入到跨域单元整体复位信号发生器的跨域单元复位信号而产生跨域单元整体复位信号；以及在数据时钟不跳变的数据时钟准备区段期间，基于所述跨域单元整体复位信号而将与跨域单元的所述数据时钟同步的计数器复位。产生所述跨域单元整体复位信号的步骤包括：当所述跨域单元复位信号落入所述数据时钟准备区段中时，产生与所述跨域单元复位信号相同的所述跨域单元整体复位信号。产生所述跨域单元整体复位信号的步骤包括：当所述跨域单元复位信号未落入所述数据时钟准备区段中时，通过将所述跨域单元复位信号延迟预定的时间量来产生落入所述数据时钟准备区段中的所述跨域单元整体复位信号。所述方法还可以包括：通过将从数据时钟输入缓冲器输出的预备数据时钟信号分频来产生数据时钟。产生所述数据时钟的步骤包括：基于所述数据时钟与所述系统时钟的频率比来将所述预备数据时钟信号分频使得所述数据时钟的频率与所述系统时钟的频率彼此相同。产生所述数据时钟的步骤可以包括：通过经由第一分频器将所述预备数据时钟信号分频来产生第二预备数据时钟信号的第一步骤；通过经由第二分频器将所述第二预备数据时钟信号分频来产生第三预备数据时钟信号的第二步骤；以及通过在所述第二预备数据时钟信号和所述第三预备数据时钟信号之间选择一者来产生所述数据时钟的第三步骤。所述第三步骤通过基于所述数据时钟与所述系统时钟的频率比而选择具有与所述系统时钟相同的频率的所述数据时钟信号来产生所述数据时钟。所述方法还可以包括：基于具有非反相相位的数据时钟而产生第一数据时钟同步读取/写入信号；以及基于具有反相相位的数据时钟而产生第二数据时钟同步读取/写入信号。所述方法还可以包括：由相位检测器基于所述预备数据时钟而产生表示所述数据时钟的相位信息的相位检测信息信号。所述方法还可以包括：由相位选择器基于所述相位检测信息信号而选择并输出在所述第一数据时钟同步读取/写入信号与所述第二数据时钟同步读取/写入信号之间的一者。在本专利技术的一个示例性实施例中，一种半导体存储器件可以包括：跨域单元；以及跨域单元整体复位信号发生器，其适用于基于跨域单元复位信号而产生跨域单元整体复位信号，其中，在数据时钟不跳变的数据时钟准备区段期间，所述跨域单元基于所述跨域单元整体复位信号而将与所述跨域单元的数据时钟同步的计数器复位。当所述跨域单元复位信号落入所述数据时钟准备区段中时，所述跨域单元整体复位信号发生器产生与所述跨域单元复位信号相同的跨域单元整体复位信号。当所述跨域单元复位信号未落入所述数据时钟准备区段中时，所述跨域单元整体复位信号发生器通过将所述跨域单元复位信号延迟预定的时间量来产生落入所述数据时钟准备区段中的跨域单元整体复位信号。所述半导体存储器件还可以包括分频器，所述分频器适用于通过将从数据时钟输入缓冲器输出的预备数据时钟信号分频来产生数据时钟。所述分频器基于所述数据时钟与所述系统时钟的频率比来将所述预备数据时钟信号分频使得所述数据时钟的频率与所述系统时钟的频率彼此相同。所述分频器可以包括：第一分频器，其适用于通过经由第一分频器将所述预备数据时钟信号分频来产生第二预备数据时钟信号；第二分频器，其适用于通过经由第二分频器将所述第二预备数据时钟信号分频来产生第三预备数据时钟信号；以及数据时钟频率选择器，其适用于通过在所述第二预备数据时钟信号和所述第三预备数据时钟信号之间选择一者来产生所述数据时钟。数据时钟频率选择器通过基于所述数据时钟与所述系统时钟的频率比而选择具有与所述系统时钟相同的频率的所述数据时钟信号来产生所述数据时钟。所述跨域单元可以包括：第一跨域单元，其适用于基于具有非反相相位的数据时钟而产生第一数据时钟同步读取/写入信号；以及第二跨域单元，其适用于基于具有反相相位的数据时钟而产生第二数据时钟同步读取/写入信号。所述半导体存储器件还可以包括：相位检测器，其适用于基于所述预备数据时钟而产生表示所述数据时钟的相位信息的相位检测信息信号。所述的半导体存储器件还可以包括：相位选择器，其适用于基于所述相位检测信息信号而选择并输出所述第一数据时钟同步读取/写入信号与所述第二数据时钟同步读取/写入信号之中的一者。根据本公开的一个实施例，可以在没有CLK-WCK不稳定防止单元的情况下将与数据时钟同步的计数器复位。因此，由于移除了CLK-WCK不稳定防止单元，可以使空间缩小。另外，由CLK-WCK不稳定防止单元引起的功耗可以降低。根据本公开的一个实施例，将跨域单元复位的时间可以减少，且减少的时间量可以保留用于其他操作。在本专利技术的一个示例性实施例中，一种半导体存储器件可以包括：命令输入单元，其适用于产生跨域单元复位信号；整体跨域电路复位信号发生器，其适用于响应于所述跨域单元复位信号而产生跨域单元整体复位信号；以及跨域电路，其适用于基于数据时钟与所本文档来自技高网...

【技术保护点】
1.一种半导体存储器件的操作方法，所述方法包括：基于输入到跨域单元整体复位信号发生器中的跨域单元复位信号而产生跨域单元整体复位信号；以及在数据时钟不跳变的数据时钟准备区段期间，基于所述跨域单元整体复位信号而将与跨域单元的数据时钟同步的计数器复位。

【技术特征摘要】
2018.04.06 KR 10-2018-00405501.一种半导体存储器件的操作方法，所述方法包括：基于输入到跨域单元整体复位信号发生器中的跨域单元复位信号而产生跨域单元整体复位信号；以及在数据时钟不跳变的数据时钟准备区段期间，基于所述跨域单元整体复位信号而将与跨域单元的数据时钟同步的计数器复位。2.根据权利要求1所述的方法，其中，所述产生跨域单元整体复位信号的步骤包括：当所述跨域单元复位信号落入所述数据时钟准备区段中时，产生与所述跨域单元复位信号相同的所述跨域单元整体复位信号。3.根据权利要求2所述的方法，其中，所述产生跨域单元整体复位信号的步骤包括：当所述跨域单元复位信号未落入所述数据时钟准备区段中时，通过将所述跨域单元复位信号延迟预定的时间量来产生落入所述数据时钟准备区段中的所述跨域单元整体复位信号。4.根据权利要求3所述的方法，还包括：通过将从数据时钟输入缓冲器输出的预备数据时钟信号分频来产生数据时钟。5.根据权利要求4所述的方法，其中，所述产生数据时钟包括：基于所述数据时钟与系统时钟的频率比来将所述预备数据时钟信号分频，使得所述数据时钟的频率与所述系统时钟的频率彼此相同。6.根据权利要求4所述的方法，其中，所述产生数据时钟包括：第一步骤：通过经由第一分频器将所述预备数据时钟信号分频来产生第二预备数据时钟信号；第二步骤：通过经由第二分频器将所述第二预备数据时钟信号分频来产生第三预备数据时钟信号；以及第三步骤：通过选择所述第二预备数据时钟信号和所述第三预备数据时钟信号之中的一个来产生所述数据时钟。7.根据权利要求6所述的方法，其中，所述第三步骤通过基于所述数据时钟与系统时钟的频率比而选择具有与所述系统时钟相同的频率的所述数据时钟信号来产生所述数据时钟。8.根据权利要求5所述的方法，还包括：基于具有非反相相位的数据时钟而产生第一数据时钟同步读取/写入信号；以及基于具有反相相位的数据时钟而产生第二数据时钟同步读取/写入信号。9.根据权利要求8所述的方法，还包括：由相位检测器基于所述预备数据时钟而产生表示所述数据时钟的相位信息的相位检测信息信号。10.根据权利要求9所述的方法，还包括：由相位选择器基于所述相位检测信息信号而选择并输出所述第一数据时钟同步读取/写入信号与所述第二数据时钟同步读取/写入信号中的一个。11.一种半导体存储器件，包括：跨域单元；以及跨域单元整体复...

【专利技术属性】
技术研发人员：郭康燮，尹相植，尹荣俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR