一种基于纳米级集成电路工艺的双向低触发ESD保护器件制造技术

本发明专利技术属于电子技术领域，具体涉及静电放电(ESD：Electro‑Static discharge)保护电路的设计，尤指一种二极管直连触发的可控硅整流器(Diode‑Connected Silicon‑Controlled Rectifier简称DCSCR)；具体为一种基于纳米级集成电路工艺的双向低触发ESD保护器件，用于解决现有DCSCR的反向触发电路的触发电压极大，因此并不能用于纳米级集成电路工艺下的低触发电压窗口的问题。本发明专利技术基于纳米级集成电路工艺的双向低触发ESD保护器件，可使用在输入端有正、负电压的情况下，提供有效的双向防护；且在版图改进后，该器件有更快的导通速度和更小的导通电阻，器件性能得到了进一步优化；特别适用于纳米级工艺下的双向ESD防护需求。

A two-way low trigger ESD protection device based on nano integrated circuit technology

【技术实现步骤摘要】
一种基于纳米级集成电路工艺的双向低触发ESD保护器件
本专利技术属于电子
，具体涉及静电放电(ESD：Electro-Staticdischarge)保护电路的设计，尤指一种二极管直连触发的可控硅整流器(Diode-ConnectedSilicon-ControlledRectifier简称DCSCR)；具体为一种基于纳米级集成电路工艺的双向低触发ESD保护器件。
技术介绍
静电放电(Electro-Staticdischarge，简称ESD)现象是指具有不同电势的物体相互靠近或接触时发生的电荷转移现象。静电放电过程中，由于放电时间极短，会产生很大的电流。对于集成电路而言，这种大电流会损伤甚至烧毁内部器件，导致芯片失效。静电放电现象可能出现在芯片生产运输使用的各个环节，因此ESD防护措施对于芯片的可靠性而言是非常重要的。对于片上(on-chip)ESD防护，要在一个特定半导体工艺上实现ESD器件的设计和优化，首先要确定该工艺的ESD设计窗口；ESD设计窗口就是ESD器件的安全工作区域。ESD设计窗口由两个边界确定，窗口的下限为1.1*VDD(VDD为芯片I/O端信号峰值或电源管脚的工作电压)，保护器件的箝位电压要高于此边界电压以避免闩锁效应的发生；设计窗口的上限为芯片内部核心电路能正常承受而不损坏的最大电压，保护器件要在该边界电压值之前触发，一般来讲这个边界电压值为0.9*BVox(BVox是栅氧化层的击穿电压)。设计窗口上、下限的乘积因子1.1和0.9表示为避免噪声影响各留出10％的安全余量。如图1(a)所示为一个单向的ESD器件设计窗口，其中，Vt1和It1是器件的触发电压和触发电流，Vh和Ih是器件的维持电压和维持电流，Vt2和It2是器件的二次击穿电压和二次击穿电流；从图1(a)可以看出，器件的触发电压、维持电压和二次击穿电压一定要在该ESD设计窗口范围之内，即1.1*VDD～0.9*BVox之间，才能对内部电路起到有效的静电防护。对于先进集成电路工艺，电源电压较低；与此同时，薄氧器件的栅极氧化层厚度不断减薄，使得其击穿电压值更小；进而使得设计窗口更加狭小也大大增加了ESD防护设计的难度。在具体的应用电路中，有时存在输入端口有正、负电压输入的情况，在这种情况下，ESD防护设计还需要考虑输入为负向电压的情况。如图1(b)所示为具有双向回滞特性的ESD保护器件的设计窗口，双向ESD设计窗口包括正向和负向两个窗口，每个设计窗口对器件的I-V特性的要求同普通的单向ESD设计窗口一致；相比普通的单向ESD设计窗口，双向ESD设计窗口要求ESD保护器件具有双向的ESD防护能力，这无疑增加了ESD器件的设计复杂度。如图2所示为传统的DCSCR(Diode-ConnectedSilicon-ControlledRectifier)器件结构，该DCSCR器件由二极管触发部分和SCR电流泄放部分构成；其中，p型重掺杂区131、n型阱区130、n型重掺杂区132构成一个二极管，p型重掺杂区141、p型阱区140、n型重掺杂区142构成一个二极管，两个二极管经金属线150串联构成器件触发部分；p型重掺杂区131、n型阱区130、p型阱区140、n型重掺杂区142构成SCR电流泄放部分；阴影区域代表由二氧化硅形成的浅沟槽隔离(ShallowTrenchIsolation,简称STI)。DCSCR器件的p型阱区140在水平方向上与n型阱区130相邻且被n型阱区130包围，p型阱区140在纵向方向上又被n型深阱区120将其与p型衬底110相隔离；所述p型重掺杂区131与PAD1相连，作为DCSCR器件的阳极；所述n型重掺杂区142与PAD2相连，作为DCSCR器件的阴极。当给DCSCR器件的PAD1施加一个正脉冲且PAD2接地时，电流首先流经由p型重掺杂区131、n型阱区130、n型重掺杂区132构成的第一个二极管，经过金属线150又流经由p型重掺杂区141、p型阱区140、n型重掺杂区142构成的第二个二极管后到达PAD2；当两个二极管上的压降分别达到其开启电压时，两个二极管开启，DCSCR器件触发；此时，由于p型重掺杂区131和n型阱区130构成的p-n结正偏，因而，由p型重掺杂区131、n型阱区130、p型阱区140构成的寄生pnp晶体管导通，工作在放大区；同理，由于p型阱区140和n型重掺杂区142构成的p-n结正偏，则由n型阱区130、p型阱区140、n型重掺杂区142构成的寄生npn晶体管导通，工作在放大区；此后寄生pnp管的集电极电流为寄生npn管提供基极电流，同时寄生npn管的集电极电流为寄生pnp管提供基极电流，两管形成电流正反馈机制，由p型重掺杂区131、n型阱区130、p型阱区140、n型重掺杂区142构成SCR电流泄放通路导通。当给DCSCR器件的PAD1施加一个负脉冲且PAD2接地时，当n型重掺杂区142、p型阱区140构成的p-n结和n型阱区130、p型重掺杂区131构成的p-n结的反偏，当反向偏压大于等于上述两个p-n结的击穿电压之和时，电流从PAD2流经由n型重掺杂区142、p型阱区140、p型重掺杂区141构成的二极管与由n型重掺杂区132、n型阱区130、p型重掺杂区131构成的二极管的串联通道到达PAD1；但是，由于二极管的反向击穿电压很大，所以DCSCR的反向触发电路的触发电压极大，因此并不能用于纳米级集成电路工艺下的低触发电压窗口。基于此，本专利技术提出了一种可用于双向ESD防护应用的双向DCSCR器件。
技术实现思路
本专利技术的目的在于提供一种基于纳米级集成电路工艺的双向低触发ESD保护器件，实现双向的低触发、低阻抗ESD电流泄放通路，特别适用于纳米级工艺下的双向ESD防护需求。为实现上述目的，本专利技术采用的技术方案为：一种基于集成电路工艺的双向低触发ESD保护器件，包括：第一种导电类型硅衬底110；所述第一种导电类型硅衬底110上形成相互毗邻的第二种导电类型阱区130和第一种导电类型阱区140、且第一种导电类型阱区被第二种导电类型阱区所包围；第一种导电类型阱区140与所述第一种导电类型硅衬底110之间通过第二种导电类型深阱区120相隔离；所述第二种导电类型阱区130内设有第一种导电类型重掺杂区A1131、第二种导电类型重掺杂区B1132和第一种导电类型重掺杂区A3133，且所述第一种导电类型重掺杂区A3位于所述第一种导电类型重掺杂区A1与第二种导电类型重掺杂区B1之间；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；所述第一种导电类型阱区140内设有第一种导电类型重掺杂区A2141、第二种导电类型重掺杂区B2142和第二种导电类型重掺杂区B3143，且所述第二种导电类型重掺杂区B2142位于所述第一种导电类型重掺杂区A2141与第二种导电类型重掺杂区B3143之间；所述第二种导电类型重掺杂区B2142与器件的PAD2相连，所述第二种导电类型重掺杂区B3143与器件的PAD1相连；所述第二种导电类型重掺杂区B1132与第一种导电类型重掺杂区A2141通过金属互联线150相连；所述第一种导电类型重掺杂区A1131与第一种导本文档来自技高网...

【技术保护点】
1.一种基于纳米级集成电路工艺的双向低触发ESD保护器件，包括：第一种导电类型硅衬底(110)；所述第一种导电类型硅衬底(110)上形成相互毗邻的第二种导电类型阱区(130)和第一种导电类型阱区(140)、且第一种导电类型阱区被第二种导电类型阱区所包围；第一种导电类型阱区(140)与所述第一种导电类型硅衬底(110)之间通过第二种导电类型深阱区(120)相隔离；所述第二种导电类型阱区(130)内设有第一种导电类型重掺杂区A1(131)、第二种导电类型重掺杂区B1(132)和第一种导电类型重掺杂区A3(133)，且所述第一种导电类型重掺杂区A3位于所述第一种导电类型重掺杂区A1与第二种导电类型重掺杂区B1之间；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；所述第一种导电类型阱区(140)内设有第一种导电类型重掺杂区A2(141)、第二种导电类型重掺杂区B2(142)和第二种导电类型重掺杂区B3(143)，且所述第二种导电类型重掺杂区B2位于所述第一种导电类型重掺杂区A2与第二种导电类型重掺杂区B3之间；所述第二种导电类型重掺杂区B2与器件的PAD2相连，所述第二种导电类型重掺杂区B3与器件的PAD1相连；所述第二种导电类型重掺杂区B1(132)与第一种导电类型重掺杂区A2(141)通过金属互联线(150)相连；所述第一种导电类型重掺杂区A1与第一种导电类型重掺杂区A3之间、所述第一种导电类型重掺杂区A3与第二种导电类型重掺杂区B1之间、所述第二种导电类型重掺杂区B1与第一种导电类型重掺杂区A2之间、所述第一种导电类型重掺杂区A2与第二种导电类型重掺杂区B2之间、所述第二种导电类型重掺杂区B3与第二种导电类型重掺杂区B2之间均设置有浅沟槽隔离。...

【技术特征摘要】
1.一种基于纳米级集成电路工艺的双向低触发ESD保护器件，包括：第一种导电类型硅衬底(110)；所述第一种导电类型硅衬底(110)上形成相互毗邻的第二种导电类型阱区(130)和第一种导电类型阱区(140)、且第一种导电类型阱区被第二种导电类型阱区所包围；第一种导电类型阱区(140)与所述第一种导电类型硅衬底(110)之间通过第二种导电类型深阱区(120)相隔离；所述第二种导电类型阱区(130)内设有第一种导电类型重掺杂区A1(131)、第二种导电类型重掺杂区B1(132)和第一种导电类型重掺杂区A3(133)，且所述第一种导电类型重掺杂区A3位于所述第一种导电类型重掺杂区A1与第二种导电类型重掺杂区B1之间；所述第一种导电类型重掺杂区A1与器件的PAD1相连，所述第一种导电类型重掺杂区A3与器件的PAD2相连；所述第一种导电类型阱区(140)内设有第一种导电类型重掺杂区A2(141)、第二种导电类型重掺杂区B2(142)和第二种导电类型重掺杂区B3(143)，且所述第二种导电类型重掺杂区B2位于所述第一种导电类型重掺杂区A2与第二种导电类型重掺杂区B3之间；所述第二种导电类型重掺杂区B2与器件的PAD2相连，所述第二种导电类型重掺杂区B3与器件的PAD1相连；所述第二种导电类型重掺杂区B1(132)与第一种导电类型重掺杂区A2(141)通过金属互联线(150)相连；所述第一种导电类型重掺杂区A1与第一种导电类型重掺杂区A3之间、所述第一种导电类型重掺杂区A3与第二种导电类型重掺杂区B1之间、所述第二种导电类型重掺杂区B1与第一种导电类型重掺杂区A2之间、所述第一种导电类型重掺杂区A2与第二种导电类型重掺杂区B2之间、所述第二种导电类型重掺杂区B3与第二种导电类...

【专利技术属性】
技术研发人员：刘志伟，杜飞波，王琰，侯飞，刘继芝，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51