在碳化硅中形成半导体器件制造技术

在碳化硅中形成半导体器件。一种方法包括提供由碳化硅衬底（130）支撑的外延的碳化硅的第一层（101）；以及在第一层（101）上提供外延的碳化硅的第二层（102）；以及在第二层（102）中形成多个半导体器件（105,105‑1,105‑2,105‑3）；以及在第一层（101）处将衬底（130）与第二层（102）分离。第一层（101）包括多个孔隙。

Formation of Semiconductor Devices in Silicon Carbide

【技术实现步骤摘要】
在碳化硅中形成半导体器件
本专利技术的各种示例一般地涉及在碳化硅中形成半导体器件。本专利技术的各种示例具体地涉及使得能够重用碳化硅衬底的技术。
技术介绍
功率半导体器件具有高电压和/或高电流开关能力。功率半导体器件因而在诸如高电压DC传输（例如来自海上风电场）、智能电网部件、铁路牵引等之类的各种领域中找到应用。功率半导体器件通常利用碳化硅（SiC）来形成。SiC是具有比较宽的带隙的半导体材料。这促进高电压和/或高电流开关能力。当前可用的SiC功率半导体器件的一个缺点是高价格（至少相比于硅器件），这例如是由高衬底价格和/或较低生产产量（productionyield）所引起的。因此，存在对于在SiC中形成半导体器件的高级技术的需要。
技术实现思路
方法的实施例包括提供SiC的第一层。第一层由SiC衬底支撑。该方法还包括在第一层上提供外延SiC的第二层。该方法还包括在第二层中形成多个半导体器件。该方法还包括在第一层处将衬底与第二层分离。第一层包括多个孔隙（void）。方法的实施例包括提供由SiC的衬底支撑的多孔SiC的第一层。该方法还包括在第一层上提供外延SiC的第二层。该方法还包括在第二层中形成多个半导体器件。该方法还包括在第一层处将衬底与第二层分离。晶片的实施例包括SiC衬底和由SiC衬底支撑的SiC的层。该层包括多个孔隙。晶片的实施例包括SiC衬底和由SiC衬底支撑的SiC的多孔层。要理解到，以上提到的特征和以下还将要解释的那些可以不仅以所指示的相应组合来使用，而且以其它组合或者孤立地使用而不脱离本专利技术的范围。附图说明图1是根据各种示例的方法的流程图。图2示意性地图示了根据各种示例的在SiC中形成半导体器件的多个工艺步骤。图3示意性地图示了根据各种示例的在SiC中形成半导体器件的多个工艺步骤。图4是根据各种示例的方法的流程图，其中该方法包括沟槽填充工艺。图5示意性地图示了根据各种示例的限定沟槽填充工艺的沟槽的蚀刻掩模。图6示意性地图示了沟槽填充工艺的沟槽，并且还示意性地图示了根据各种示例的由沟槽限定的孔隙。图7示意性地图示了根据各种示例的沟槽填充工艺的横向过度生长状况。图8示意性地图示了根据各种示例的多个层中的孔隙密度。图9示意性地图示了根据各种示例的外延生长的生长速率（growthrate）。图10示意性地图示了根据各种示例的当单分半导体器件时在晶片的竖直边缘处提供保护材料。图11示意性地图示了根据各种示例的当单分半导体器件时在晶片的竖直边缘处提供保护材料。图12示意性地图示了根据各种示例的单分半导体器件。图13示意性地图示了根据各种示例的多孔SiC的孔。图14示意性地图示了根据各种示例的多孔SiC的孔。图15示意性地图示了根据各种示例的多个层中的孔隙密度。具体实施方式在下文中，将参照附图来详细地描述本专利技术的实施例。要理解到，不以限制性意义来理解实施例的以下描述。本专利技术的范围不旨在由下文描述的实施例或由附图限制，附图要被理解为仅仅是说明性的。附图要被视为示意性表示，并且在附图中图示的元件不一定按比例示出。更确切地说，各种元件被表示成使得其功能和一般目的对本领域技术人员而言变得明显。下文，描述在宽带隙半导体材料中提供半导体器件的技术。将半导体器件限定在衬底上所提供的或由衬底支撑的半导体材料中。下文，如果半导体器件被“限定在”半导体材料中，这可以意味着半导体器件包括所述材料和/或基于所述材料。如在本说明书中使用的术语“水平”意图描述大体平行于半导体衬底或本体的第一或主水平侧的取向。这可以例如是晶片或管芯的表面。有时，水平方向还称为横向方向。如在本说明书中使用的术语“竖直”意图描述大体布置成垂直于第一侧的取向，即平行于半导体衬底或本体的第一侧的法向。半导体器件可以通过二端子器件（例如二极管）实现。半导体器件还可以是三端子器件，诸如场效应晶体管（FET），特别地，举几个例子，金属氧化物场效应晶体管（MOSFET）、绝缘栅双极型晶体管（IGBT）、结型场效应晶体管（JFET）和晶闸管。半导体器件还可以包括多于三个端子。下文，描述处理宽带隙半导体材料的各种示例。如在本说明书中使用的术语“宽带隙半导体材料”意图描述具有1eV以上的带隙的半导体材料。诸如SiC或氮化镓（GaN）之类的宽带隙半导体材料分别具有高击穿场强（例如至少2.5MV/cm）和高临界雪崩场强。因此，相比于较低带隙半导体材料，可以选择更高的半导体区的掺杂，这减小导通状态电阻Ron（还称为导通电阻Ron）。在下文中，主要关于作为宽带隙半导体材料的SiC来解释示例，但是类似的技术可以容易地应用于其它种类和类型的宽带隙半导体材料。在本文所描述的各种示例中，限定在SiC中的半导体器件可以是功率半导体器件。如在本说明书中使用的术语“功率半导体器件”意图描述具有高电压（特别地，至少250V或至少600V）和/或高电流开关能力的单个芯片上的半导体器件。换言之，功率半导体器件意图用于高电流，通常在安培范围中。半导体器件可以形成在SiC衬底上所提供的SiC的外延层中。此层以下被称为器件层。作为一般规则，器件层可以包括子层。例如，子层可以实现半导体器件的漏极区。漏极区可以是高掺杂的。漏极区的厚度可以在从衬底分离器件层时向所获得的管芯增添充足的结构稳定性。例如，漏极区的厚度可以在至少2μm到至多200μm的范围中，或者在至少10μm到至多100μm的范围中，或者在至少20μm到至多50μm的范围中。可选地，器件层的另外的子层可以实现缓冲区。例如，对于作为半导体器件的FET，n掺杂的缓冲层可以通过相应子层实现。对于作为半导体器件的二极管，n掺杂的缓冲层可以对应于接触层。对于双极型二极管的情况，n掺杂的背侧发射极区可以通过相应子层实现。另外的子层可以实现漂移区。可以使用外延生长工艺来提供器件层以获得用于高电荷载流子迁移率的晶态SiC。一般地，外延生长工艺的生长速率可能跨器件层的厚度（即沿竖直方向）而变化，例如可能针对不同的子层而变化。为了形成半导体器件，可以实现前侧处理。在此，可以形成一个或多个电接触以电接触不同的区。例如，可以针对作为半导体器件的FET而形成源极接触、漏极接触和栅极接触。为了获得半导体器件，特别地在某个厚度的管芯上，根据参考实现方式，可能要求移除衬底的大部分，例如经由研磨。可能丢弃被移除的材料。由于SiC衬底的比较高的价格，至少相比于硅而言，这可能导致每半导体器件的比较高的单位成本。该成本可以例如通过允许衬底的重用而显著降低。下文，描述促进多次重用SiC衬底的技术。因而，可以在SiC衬底上顺序地形成多组半导体器件。每一组半导体器件可以包括横向间隔的半导体器件的阵列。通过将每一组半导体器件从衬底分离，衬底然后可以被重用于形成另外一组半导体器件。由此，可以通过针对多组半导体器件重用SiC衬底来降低每半导体器件的单位成本。基于SiC的半导体器件的一个限制是朝向SiC衬底的显著缺陷密度的倾向。例如，缺陷可以在电流传导期间通过半导体器件扩散和传播。堆叠错误是这样的缺陷的示例。这样的效应被称为双极降级。参见例如Lendenmann,H.等人的“DegradationinSiCbipolardevices:sourcesandconsequencesofelectr本文档来自技高网...

【技术保护点】
1.一种方法，包括：– 提供由碳化硅衬底（130）支撑的多孔碳化硅的第一层（101），– 在第一层（101）上提供外延的碳化硅的第二层（102），– 在第二层（102）中形成多个半导体器件（105,105‑1,105‑2,105‑3），以及– 在第一层（101）处将衬底（130）与第二层（102）分离。

【技术特征摘要】
2018.03.22 DE 102018106866.21.一种方法，包括：–提供由碳化硅衬底（130）支撑的多孔碳化硅的第一层（101），–在第一层（101）上提供外延的碳化硅的第二层（102），–在第二层（102）中形成多个半导体器件（105,105-1,105-2,105-3），以及–在第一层（101）处将衬底（130）与第二层（102）分离。2.前述权利要求中的任一项所述的方法，其中第二层（102）的厚度（102A）为至少20μm，可选地至少50μm；或其中第二层（102）的厚度（102A）为至多30μm，可选地至多20μm。3.权利要求1或2所述的方法，其中第一层（101）的多孔碳化硅形成孔（601）的互连网络。4.前述权利要求中的任一项所述的方法，其中第一层（101）包括具有第一孔密度（801）的第一子层（101-1），并且还包括具有第二孔密度（802）的第二子层（101-2），其中第一层（101）的第一子层（101-1）布置在第一层（101）的第二子层（101-2）与衬底（130）之间，其中第一孔密度（801）大于第二孔密度（802）。5.前述权利要求中的任一项所述的方法，其中所述第一层（101）的提供包括使用外延生长工艺。6.前述权利要求中的任一项所述的方法，其中所述第一层（101）的提供包括使用电化学蚀刻工艺。7.前述权利要求中的任一项所述的方法，其中所述第二层（102）的提供包括使用外延生长工艺，其中第二层（102）包括第一子层（102-1）和第二子层（102-2），其中第二层（102）的第一子层（102-1）布置在第二层（102）的第二子层（102-2）与第一层（101）之间，其中第二层（102）的第一子层（102-1）的外延生长工艺的生长速率（312-1）小于第二层（102）的第二子层（102-2）的外延生长工艺的生长速率（312-2）。8.前述权利要求中的任一项所述的方法，其中第一层（101）包括限定第一层（101）的电阻率的掺杂剂，第一层（101）的电阻率小于衬底（130）的电阻率。9.前述权利要求中的任一项所述的方法，还包括：-在所述第二层（102）的提供之前平面化第一层（101）。10.前述权利要求中的任一项所述的方法，其中第一层（101）包括光吸收材料，其中所述衬底（130）与第二层（102）的分离包括使用被光吸收材料吸收的激光（250）来损伤第一层（101）。11.权利要求10所述的方法，其中光吸收材料包括从用于提供第一层（101）的回火工艺获得的至少一个碳层和掺杂剂中的至少一个。12.前述权利要求中的任一项所述的方法，其中所述将衬底（130）与第二层（102）分离包括以下中的至少一个：-将流体注入到第一层的所述多孔碳化硅中并且将流体冷却至其冰点以下；-快速压力改变；以及-第一层（101）处的微电放电加工。13.前述权利要求中的任一项所述的方法，还包括：-在蚀刻到第二层（102）中的竖直边缘处提供保护材料。14.前述权利要求中的任一项所述的方法，还包括：-竖直划切第二层（102）以单分所述多个半导体器件（105,105-1,105-2,105-3）中的半导体器件（105,105-1,105-2,105-3），其中在所述将衬底（130）与第二层（102）分离之前划切第二层（102）。15.前述权利要求中的任一项所述的方法，还包括：-在所述将衬底（130）与第二层（102）分离之后在第一层（101）的剩余部分上沉积背侧金属化层。16.前述权利要求中的任一项所述的方法，其中以第一生长速率（311-1,311-2）来提供第一层（101），其中以第二生长速率（312-1,312-2）来提供第二层（102），其中第一生长速率小于第二生长速率。17.前述权利要求中的任一项所述的方法，还包括：-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漂移区，并且-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漏极区或背侧发射极区，其中漏极区或背侧发射极区的厚度大于漂移区的厚度。18.一种方法，包括：-提供由碳化硅衬底（130）支撑的碳化硅的第一层（101），-在第一层（101）上提供外延的碳化硅的第二层（102），-在第二层（102）中形成多个半导体器件（105,105-1,105-2,105-3），以及-在第一层（101）处将衬底（130）与第二层（102）分离，其中第一层（101）包括多个孔隙（150）。19.权利要求18所述的方法，其中所述第一层（101）的提供包括使用沟槽填充工艺（2101）以限定所述多个孔隙（150）。20.权利要求19所述的方法，其中沟槽填充工艺（2101）包括光刻限定的沟槽（160）的干法蚀刻、沟槽（160）的损伤注入以及沟槽（160）的电化学蚀刻中的至少一个。21.权利要求18至20中的任一项所述的方法，其中所述第一层（101）的提供包括使用外延生长工艺。22.权利要求19或20和权利要求21所...

【专利技术属性】
技术研发人员：HJ舒尔策，R鲁普，FJ桑托斯罗德里格斯，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE