用于与时钟信号同步地发送和接收信号的半导体装置制造方法及图纸

本发明专利技术提供一种用于与时钟信号同步地发送和接收信号的半导体装置。半导体装置包括发送器件和接收器件。发送器件与时钟信号同步地从发送信号生成输出信号。接收器件基于半导体装置的操作速度，与时钟信号和延迟时钟信号同步地从输出信号来生成接收信号，所述延迟时钟信号是通过将时钟信号延迟预设时间而生成。

Semiconductor Device for Sending and Receiving Signals in Synchronization with Clock Signals

【技术实现步骤摘要】
用于与时钟信号同步地发送和接收信号的半导体装置相关申请的交叉引用本申请要求2018年3月21日向韩国知识产权局提交的申请号为10-2018-0032540的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言涉及集成电路技术，并且更具体地，涉及用于半导体装置的信号发送和接收。
技术介绍
每种电子装置可以包括大量电子部件。例如，计算机系统可以包括大量由半导体构成的半导体装置。构成计算机系统的半导体装置可以与时钟信号同步地操作。不仅在半导体装置的内部电路之间，而且在一个半导体装置与另一个半导体装置之间，可以与时钟信号同步地发送和接收各种同步信号。随着计算机系统的操作速度的增加，半导体装置的操作速度也增加。例如，时钟信号的频率增加，使得半导体装置可以以高速操作。随着时钟信号的频率增加，与要发送和要接收的时钟信号同步的同步信号所需的时间余量逐渐减小。发送同步信号的发送器件和接收同步信号的接收器件可以通过信号传输线耦接。在传输同步信号的信号传输线中引起的延迟时间与在传输时钟信号的信号传输线中引起的延迟时间之间的差异可能进一步减小这样的时间余量。
技术实现思路
在一个实施例中，一种半导体装置可以包括：发送器件，其被配置为：与时钟信号同步地输出发送信号作为输出信号，并且基于操作信息信号，在第一时间和第二时间中的一个处输出所述输出信号，所述第二时间比所述第一时间更早；以及接收器件，其被配置为：接收所述输出信号和所述时钟信号，并且基于所述操作信息信号，通过将所述输出信号延迟与第三时间和第四时间中的一个相对应的时间来生成接收信号，所述第四时间比所述第三时间更长。在一个实施例中，一种半导体装置可以包括：发送器件，其被配置为与时钟信号同步地从发送信号生成输出信号；以及接收器件，其被配置为接收所述输出信号和所述时钟信号，并且与所述时钟信号和延迟时钟信号同步地从所述输出信号来生成接收信号，所述延迟时钟信号是通过将所述时钟信号延迟预设时间而生成。在一个实施例中，一种半导体装置可以包括：发送器件，其被配置为：与时钟信号相对应地发送输出信号，当所述半导体装置以低频操作时在第一时间发送所述输出信号，并且当所述半导体装置以高频操作时在第二时间发送所述输出信号，所述第二时间比所述第一时间点更早，所述高频比所述低频更高；以及接收器件，其被配置为：接收所述时钟信号和所述输出信号，当所述半导体装置以低频操作时通过将所述输出信号与所述时钟信号同步来生成所述接收信号，并且当所述半导体装置以高频工作时通过将所述输出信号与延迟时钟信号同步来生成所述接收信号，所述延迟时钟信号是通过将所述时钟信号延迟预设时间而生成。在一个实施例中，一种半导体系统可以包括：第一半导体电路，其被配置为与时钟信号同步地生成输出信号；以及第二半导体电路，其被配置为接收所述输出信号和所述时钟信号，并且与延迟时钟信号同步地从所述输出信号生成接收信号，所述延迟时钟信号是通过将所述时钟信号延迟预设时间而生成。附图说明图1是说明根据一个实施例的半导体装置的配置的示例表示的图。图2是说明根据一个实施例的半导体装置的配置的示例表示的框图。图3是说明根据一个实施例的半导体装置的配置的示例表示的图。图4是说明根据一个实施例的半导体系统的配置的示例表示的图。图5是说明根据一个实施例的半导体装置的配置的示例表示的图。具体实施方式在下文中，将通过实施例的各种示例，参照附图在以下描述用于与时钟信号同步地发送和接收信号的半导体装置。图1是说明根据一个实施例的半导体装置1的配置的示例表示的图。在图1中，半导体装置1可以包括发送器件110和接收器件121、122和123。发送器件110可以通过将发送信号TS与时钟信号CLK同步来生成输出信号OS<1:m>(m是3或更大的整数)，并且可以将输出信号OS<1:m>发送至接收器件121、122和123。发送器件110可以经由第一信号传输线101与接收器件121、122和123耦接，并且输出信号OS<1:m>可以经由第一信号传输线101传输至接收器件121、122和123。发送器件110可以将时钟信号CLK发送至接收器件121、122和123。发送器件110可以经由第二信号传输线102与接收器件121、122和123耦接，并且时钟信号CLK可以经由第二信号传输线102传输。接收器件121、122和123可以接收输出信号OS<1:m>和时钟信号CLK。接收器件121、122和123可以经由第一信号传输线101接收输出信号OS<1:m>，并且经由第二传输线102接收时钟信号CLK。接收器件121、122和123可以与时钟信号CLK同步地从输出信号OS<1:m>生成接收信号RS1、RS2和RS3。发送器件110可以基于半导体装置1的操作速度来调整发送输出信号OS<1:m>的时间点。接收器件121、122和123可以基于半导体装置1的操作速度来调整从输出信号OS<1:m>生成接收信号RS1、RS2和RS3的时间点。半导体装置1可以以高频来高速操作，以及可以以低频来低速操作，所述低频比所述高频更低。当半导体装置1以低频操作时，发送器件110可以在第一时间点将输出信号OS<1:m>发送至接收器件121、122和123。当半导体装置1以高频操作时，发送器件110可以在第二时间点将输出信号OS<1:m>发送至接收器件121、122和123，所述第二时间点比所述第一时间点更早。第二时间点与第一时间点之间的时间差可以是时钟信号CLK的一个周期的n倍。这里，n可以是1或更大的整数。例如，第二时间点与第一时间点之间的时间差可以是与时钟信号CLK的两个周期相对应的时间。当半导体装置1以低频操作时，接收器件121、122和123可以通过将输出信号OS<1:m>延迟与第一时间相对应的时间来生成接收信号RS1、RS2和RS3。当半导体装置1以高频操作时，接收器件121、122和123可以通过将输出信号OS<1:m>延迟与第二时间相对应的时间来生成接收信号RS1、RS2和RS3，第二时间比第一时间更长。第二时间与第一时间之间的时间差可以是第二时间点与第一时间点之间的时间差减去预设时间。随后将对预设时间进行描述。如本文中关于参数使用的词语“预设”(例如，预设时间)意味着在参数用于过程或算法中之前确定参数的值。对于一些实施例，在过程或算法开始之前确定参数的值。在其它的实施例中，在过程或算法期间但在参数用于过程或算法之前确定参数的值。例如，输出信号OS<1:m>可以是在不同定时被使能的多个脉冲信号。接收器件121、122和123中的每一个可以接收输出信号OS<1:m>中的分配给其的输出信号。接收器件121、122和123可以与时钟信号CLK同步地接收分别分配给它们的输出信号OS<1:m>，并且分别生成接收信号RS1、RS2和RS3。在一个实施例中，发送器件110和接收器件121、122和123可以是设置在一个半导体装置中的内部电路，第一信号传输线101和第二信号传输线102可以是内部信号总线。在另一个实施例本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：发送器件，其被配置为：与时钟信号同步地输出发送信号作为输出信号，以及基于操作信息信号，在第一时间和第二时间中的一个处输出所述输出信号，所述第二时间比所述第一时间更早；以及接收器件，其被配置为：接收所述输出信号和所述时钟信号，并且基于所述操作信息信号，通过将所述输出信号延迟与第三时间和第四时间中的一个相对应的时间来生成接收信号，所述第四时间比所述第三时间更晚。

【技术特征摘要】
2018.03.21 KR 10-2018-00325401.一种半导体装置，包括：发送器件，其被配置为：与时钟信号同步地输出发送信号作为输出信号，以及基于操作信息信号，在第一时间和第二时间中的一个处输出所述输出信号，所述第二时间比所述第一时间更早；以及接收器件，其被配置为：接收所述输出信号和所述时钟信号，并且基于所述操作信息信号，通过将所述输出信号延迟与第三时间和第四时间中的一个相对应的时间来生成接收信号，所述第四时间比所述第三时间更晚。2.根据权利要求1所述的半导体装置，其中，所述第二时间和所述第一时间之间的差是所述时钟信号的一个周期的n倍，n是1或更大的整数。3.根据权利要求1所述的半导体装置，其中，第一信号传输线被配置为传输所述输出信号，其中，第二信号传输线被配置为传输所述时钟信号，以及其中，所述第四时间与所述第三时间之间的时间差是通过从所述第二时间与所述第一时间之间的时间差减去在所述第一信号传输线中引起的延迟时间和在所述第二信号传输线中引起的延迟时间而获得的时间。4.一种半导体装置，包括：发送器件，其被配置为与时钟信号同步地从发送信号生成输出信号；以及接收器件，其被配置为接收所述输出信号和所述时钟信号，以及与所述时钟信号和延迟时钟信号同步地从所述输出信号生成接收信号，所述延迟时钟信号是通过将所述时钟信号延迟预设时间而生成。5.根据权利要求4所述的半导体装置，其中，所述发送器件通过将所述发送信号延迟与所述时钟信号的一个周期的n倍相对应的时间来生成延迟发送信号，n是1或更大的整数，当所述半导体装置以高频操作时，所述发送器件从所述发送信号生成所述输出信号，以及当所述半导体装置以比所述高频更低的低频操作时，所述发送器件从所述延迟发送信号生成所述输出信号。6.根据权利要求4所述的半导体装置，其中，所述发送器件包括：发送延迟电路，其被配置为通过将所述发送信号延迟与所述时钟信号的一个周期的n倍相对应的时间来生成延迟发送信号，n是1或更大的整数；发送选择电路，其被配置为基于与所述半导体装置的操作速度相关联的操作信息信号来输出所述发送信号和所述延迟发送信号中的一个；以及同步发送电路，其被配置为与所述时钟信号同步地从所述发送选择电路的输出生成所述输出信号。7.根据权利要求6所述的半导体装置，其中，所述发送延迟电路包括至少一个触发器，所述触发器通过与所述时钟信号同步地延迟所述发送信号来生成所述延迟发送信号。8.根据权利要求4所述的半导体装置，其中，第一信号传输线，其被配置为传输所述输出信号，其中，第二信号传输线，其被配置为传输所述时钟信号，以及其中，所述预设时间对应于在所述第一信号传输线中引起的延迟时间与在所述第二信号传输线中引起的延迟时间之间的差。9.根据权利要求4所述的半导体装置，其中，所述接收器件包括：定时补偿电路，其被配置为通过将所述时钟信号延迟所述预设时间来生成延迟时钟信号；接收延迟电路，其被配置为...

【专利技术属性】
技术研发人员：李昇宪，尹相植，张修宁，车镇烨，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR