高低速兼容的PCIE接口测速卡制造技术

本发明专利技术公开了一种PCIE测速卡，属于PCIE测试卡领域，该PCIE测速卡通过优化的电路设计和电路复用机制，在一块电路板上集成X1、X4、X8、X16四种插卡接口，本发明专利技术兼容所有目前常用的PCIE标准插槽，可以为不同速度的PCIE设备做发送速度测速，也可以配合专用配套软件做接收数据的测量。本发明专利技术拓展了测速使用范围，做到一卡多用，节约了使用成本和时间，提升了测试效率。本发明专利技术具体技术特点表现在：一、系统多方优化，检测精确；二、电路简洁合理，结构优化；三、集成4种插卡接口，兼容性好。

High and Low Speed Compatible PICE Interface Velocity Card

【技术实现步骤摘要】
高低速兼容的PCIE接口测速卡
本专利技术涉及PCIE测速卡领域，具体地说是一种高低速兼容的PCIE接口测速卡。
技术介绍
随着现代计算机技术的发展，使用性能优越的高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。PCIE总线就是一种高速差分总线，采用端到端的连接方式，使得PCIE总线拓扑结构和连接方式上与PCI总线不同之外，还使用了一些在网络通信中使用的技术，如支持多种数据路由方式，基于多通路的数据传递方式，和基于报文的数据传送方式，并充分考虑了在数据传送中出现服务质量QoS(QualityofService)问题。基于以上原因，现代的计算机系统往往都必备若干个PCIE接口，以PCIE3.0版本为例，它的数据传输峰值是8GT/s，X1、X4、X8和X16个通道接口的理论数据吞吐量分别达到了980MB/s、3.9GB/s、7.8GB/s和15.7GB/s，数据传输性能非常优越。实践中，对于各种板卡上的不同PCIE接口需要检测其传输性能以保产品的可靠性。由于PCIE版本较多，而且不同的版本还有不同的通道规格，这就给检测手段上带来了一定的挑战。现阶段，市面上的PCIE测速卡，大多都存在电路复杂，检测精度差、可靠性差、功能单一的问题，在兼容性、稳定性、扩展性方面有很大的改进空间。
技术实现思路
为了解决上述问题，本专利技术对PCIE接口测速电路重新设计分析，找出影响其精度的关键因素，采取准确、经济、可靠的数字化技术方案，研发了新型的PCIE接口测速卡，保证了检测效果，受到用户的普遍欢迎。本专利技术所要解决的技术问题采用以下方案实现：一种高低速兼容的PCIE接口测速卡，由1个通道金手指、4个通道金手指、8个通道金手指、16个通道金手指和测速电路等部分组成。所述1、4、8、16个通道金手指分别设计在测速卡的4个边上，以最大限度适应和兼容被测设备的不同规格的插槽，并达到电路复用的设计目标。所述测速电路，包括逻辑控制电路、切换电路和存储器单元。所述逻辑控制电路用于接收外设部件接口所传输的电压信号、复位信号及差分参考时钟信号和正常时输出控制信号。所述逻辑控制电路中，差分时钟信号通过电容C1与3.3V的辅助电源引脚通过电阻R1与触发器U3的CP引脚相连；触发器U1的时钟信号引脚CP还通过电阻R2接地；触发器U3的VCC接3.3V的辅助电源并通过电容C2接地；触发器U3的SD引脚通过电阻R3接3.3V辅助电源；触发器U3的RD引脚通过R4接3.3V辅助电源，其间通过电容C3和电阻R4接地；触发器U3的输出引脚Q通过R12与场效应管P1栅极连接，以接收触发器U3输出的控制信号；触发器U3的GND接地。所述逻辑控制电路中，PCIE接口的3.3V辅助电源引脚通过电阻R6与触发器U1的时钟信号引脚CP连接；PCIE接口的差分参考时钟信号引脚通过电容C4与触发器U1的时钟信号引脚CP连接，以接收PCIE接口输出的差分参考时钟信号；触发器U1的时钟信号引脚CP还通过电阻R7接地；触发器U1的电源引脚VCC与PCIE接口的3.3V辅助电源引脚连接，并通过电容C5接地；PCIE接口的复位引脚与触发器U1的信号输入引脚D连接，以接收PCIE接口输出的复位信号；PCIE接口U1的3.3V辅助电源引脚通过电阻R8与触发器U1的控制引脚SD连接。PCIE接口的3.3V电压引脚通过电阻R9与触发器U1的控制引脚RD连接，还通过电阻R10接地，电容C6与电阻R10并联。触发器U1的接地引脚GND接地。所述切换电路用于接收逻辑控制电路输出的控制信号，根据所接收的控制信号输出开关信号。所述切换电路主要部分包括两个场效应管P1及P2。PCIE接口的12V电压引脚通过R11和发光二极管D2与场效应管P1的漏极连接；场效应管P1的源极与P2的漏极连接；场效应管P2的源极接地；触发器U1的输出引脚Q通过电阻R13与场效应管P2的栅极连接；继电器U2的控制引脚C1接地；PCIE接口的发送差分信号引脚及接收差分信号引脚与继电器U2的引脚连接；PCIE接口的12V电压引脚与继电器U2的电源引脚VCC连接；接地引脚GND及继电器U2的电源引脚VCC之间还反向并联一续流二极管D1。优选地，触发器U1、U3的型号均为74ALVC32D，继电器U2的型号为G8K-4F，场效应管P1和P2的型号均为2N3904。所述存储器单元中的存储器U4，PCIE接口的3.3V电压引脚与U4电源引脚VCC连接，并通过电容C7接地；存储器U4的功能引脚WP接地；PCIE接口U1的系统管理总线时钟引脚SMCLK与存储器U4的时钟引脚SCL连接；PCIE接口的系统管理总线数据引脚SMDAT与存储器U4的数据引脚SDA连接；存储器U4的引脚GND接地。所述拨码开关端口1、2、3端均与PCIE接口的3.3V电压引脚。拨码开关端口4通过电阻R16接地并与存储器U4的第三地址引脚A2连接；拨码开关端口5通过电阻R15接地并与存储器U4的第二地址引脚A1连接；拨码开关端口6通过电阻R14接地并与存储器U4的地址引脚A0连接。其中，通过选用拨码开关单元SW中的3位拨码开关的开闭组合以输出不同的高低电平信号至存储器U4的第一至第三地址引脚，以使得PCIE接口读取存储器U4的数据，进而测试PCIE接口传输的系统管理总线时钟信号、数据信号是否正常。优选地，存储器U4是带电可擦除编程只读存储器(EEPROM),型号选用AT32C64；拨码开关SW型号是DIP-3。本专利技术简化了设计，优化了测速电路的调整与配置，提高了本专利技术的可靠性和适应性；本专利技术还可以通过开发功能软件，丰富应用范围，提高测速性能，降低计算机系统维护成本。附图说明图1为本专利技术结构图；图2为本专利技术原理框图；图3为本专利技术处理单元电路图；图4为本专利技术拨码开关单元电路图；X1：1个通道金手指11X4：4个通道金手指22X8：8个通道金手指33X16：16个通道金手指44测速电路55具体实施方式下面将结合本专利技术实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术由1个通道金手指11、4个通道金手指22、8个通道金手指33、16个通道金手指44和测速电路55等部分组成，测量结果可通过卡载数码管直接读出，也可配合通过配套软件进行在线检测。如图2所示，测速电路部分包括逻辑控制电路、切换电路和存储器单元。如图3所示，逻辑控制电路用于接收外设部件接口所传输的电压信号、复位信号及差分参考时钟信号和正常时输出控制信号；切换电路用于接收逻辑控制电路输出的控制信号，根据所接收的控制信号输出开关信号。如图4所示，存储器单元包括若干存储器和拨码开关。优选地，逻辑控制电路中的差分时钟信号通过电容C1与3.3V的辅助电源引脚通过电阻R1与触发器U3的CP引脚相连；触发器U1的时钟信号引脚CP还通过电阻R2接地；触发器U3的VCC接3.3V的辅助电源并通过电容C2接地；触发器U3本文档来自技高网...

【技术保护点】
1.一种高低速兼容的PCIE接口测速卡，其特征在于包括：1个通道金手指、4个通道金手指、8个通道金手指、16个通道金手指和测速电路；其中，所述：1个通道金手指、4个通道金手指、8个通道金手指、16个通道金手指分别设计在测速卡的4个边上；所述测速电路，包括逻辑控制电路、切换电路和存储器单元；所述逻辑控制电路用于接收外设部件接口所传输的电压信号、复位信号及差分参考时钟信号和正常时输出控制信号；所述切换电路用于接收逻辑控制电路输出的控制信号，根据所接收的控制信号输出开关信号。

【技术特征摘要】
1.一种高低速兼容的PCIE接口测速卡，其特征在于包括：1个通道金手指、4个通道金手指、8个通道金手指、16个通道金手指和测速电路；其中，所述：1个通道金手指、4个通道金手指、8个通道金手指、16个通道金手指分别设计在测速卡的4个边上；所述测速电路，包括逻辑控制电路、切换电路和存储器单元；所述逻辑控制电路用于接收外设部件接口所传输的电压信号、复位信号及差分参考时钟信号和正常时输出控制信号；所述切换电路用于接收逻辑控制电路输出的控制信号，根据所接收的控制信号输出开关信号。2.根据权利要求1所述的高低速兼容的PCIE接口测速卡，其特征在于：所述逻辑控制电路中，差分时钟信号通过电容C1与3.3V的辅助电源引脚通过电阻R1与触发器U3的CP引脚相连；触发器U1的时钟信号引脚CP还通过电阻R2接地；触发器U3的VCC接3.3V的辅助电源并通过电容C2接地；触发器U3的SD引脚通过电阻R3接3.3V辅助电源；触发器U3的RD引脚通过电阻R4接3.3V辅助电源，其间通过电容C3和电阻R4接地；触发器U3的输出引脚Q通过电阻R12与场效应管P1栅极连接，以接收触发器U3输出的控制信号；触发器U3的GND接地。3.根据权利要求2所述的高低速兼容的PCIE接口测速卡，其特征在于：所述逻辑控制电路中，PCIE接口的3.3V辅助电源引脚通过电阻R6与触发器U1的时钟信号引脚CP连接；PCIE接口的差分参考时钟信号引脚通过电容C4与触发器U1的时钟信号引脚CP连接，以接收PCIE接口输出的差分参考时钟信号；触发器U1的时钟信号引脚CP还通过电阻R7接地；触发器U1的电源引脚VCC与PCIE接口的3.3V辅助电源引脚连接，并通过电容C5接地；PCIE接口的复位引脚与触发器U1的信号输入引脚D连接，以接收PCIE接口输出的复位信号；PCIE接口U1的3.3V辅助电源引脚通过电阻R8与触发器U1的控制引脚SD连接；PCIE接口的3.3V电压引脚通过电阻R9与触发器U1的控制引脚RD连接，还通过电阻R10接地，电容C6与电阻R10并联；触发器U1的接地引脚GND接地。4.根据权利要求1所述的高低速兼容的PCIE接口测速卡，其特征在于：所述切换电路主要部分包括两个场效应管P1及P2；PCI...

【专利技术属性】
技术研发人员：宋孝东，王新桥，王天甜，王万年，孙会昌，刘启峰，
申请(专利权)人：安徽科达自动化集团股份有限公司，
类型：发明
国别省市：安徽,34